Два подхода к тестированию кластеров в технологии периферийного сканирования
Технология периферийного (граничного) сканирования позволяет нам независимо от функций ядра соответствующей микросхемы управлять ее выводами, используя всем известный интерфейс JTAG. Сам интерфейс и архитектура периферийного сканирования (дополнительные тестовые регистры) закреплены в стандарте IEEE 1149.1, и, соответственно, если микросхема поддерживает данный стандарт, то у нас есть отличная возможность «заглянуть» в недоступные области собранного печатного цифрового узла без необходимости применять измерительное оборудование, такое как мультиметр, осциллограф или логический анализатор. Все эти приборы требуют физического доступа к цепям или выводам платы, а периферийное сканирование использует встроенные тестовые ячейки, назначенные для большинства функциональных выводов ИМС. На сегодня десятки тысяч процессоров, ПЛИС, контроллеров и СБИС различного назначения поддерживают стандарт IEEE 1149.1. При этом существует не только возможность тестировать связи между компонентами с поддержкой периферийного сканирования, но и при помощи вышеупомянутых ячеек получить доступ к функциональной логике, окружающей эти компоненты.
Статьи последних номеров доступны только в печатном варианте. Вы можете приобрести свежие номера журнала «Компоненты и технологии» в свободной продаже или заказать в редакции. Извините за доставленные неудобства.
Другие статьи по данной теме:
- Цифровое тестирование на основе стандарта IEEE 1445
- Виртуальные кнопки и светодиоды, или неизвестное обо всем известном JTAG-сканировании
- AutoBuzz —JTAG-средство для отладки и ремонта
- FPGA и ПЛИС в JTAG-тестировании
- Тестер цифровых БИС на базе JTAG, поддерживающих технологию перифирийного сканирования
- Системы на кристалле на базе ПЛИС FPGA Xilinx с встроенными процессорами PowerPC. Часть 3
- Автоматизация измерений с помощью программных средств Expect/Tcl на примере тестирования АЦП
- Неисправность монтажа BGA.
Что делать? (Апрельские тезисы)