Восстановление работоспособности элементов памяти с раздельным питанием

№ 10’2010
PDF версия
Удельный вес встроенной памяти в сложных микросхемах СнК стремительно возрастает, что вызывает необходимость пересмотра стратегий их тестирования при производстве. В статье рассматривается эффективная методика, использующая средства избыточности памяти, а также современные встроенные инструменты ее восстановления. Рассмотрено также сочетание методик восстановления с популярным сегодня методом проектирования памяти с раздельным питанием.

Введение

Одним из важнейших следствий неуклонной миниатюризации в полупроводниковой промышленности является значительное возрастание удельного веса встроенной памяти на кристаллах и плотности ее размещения. Если еще совсем недавно микросхемы имели лишь несколько элементов памяти, то сегодня они содержат, как правило, сотни, а в некоторых случаях — тысячи элементов памяти различных типов. Этот взрывообраз-ный рост объемов встроенной памяти приводит к необходимости пересмотра стратегий ее тестирования при производстве микросхем.

Встроенная память, благодаря большой плотности размещения и значительной площади, занимаемой ею на кристалле, является заметным источником дефектов изготовления, снижая процент выхода годных микросхем. Успешная стратегия тестирования памяти должна, таким образом, включать в себя некоторую методику восстановления, которая в состоянии обеспечить прибыльный уровень выхода годных микросхем.

Другой, все более важный аспект проектирования микросхем — это проектирование микросхем с раздельным питанием отдельных ее блоков (английский термин — power-aware design). Требования к невысокому энергопотреблению влияют на тестирование микросхем по двум различным направлениям. Во-первых, при тестировании должны быть учтены все функциональные ограничения напряжения питания. Во-вторых, средства тестирования должны быть совместимы со слаботочными уровнями сигналов тестируемых микросхем. Это требование совместимости особенно важно для восстановления поврежденной памяти, поскольку сам процесс восстановления проводится совместно с нормальным режимом функционирования микросхемы.

Для правильного формулирования методологии восстановления поврежденной памяти в микросхемах с раздельным питанием необходимо совместное рассмотрение структур микросхем в виде IP (интеллектуальной собственности) их производителя, программ автоматизации тестирования (DFT), получаемых от их поставщиков, а также технологических процессов, данных и IP, используемых в самом процессе производства микросхем. Как правило, все эти данные сложны для анализа и весьма неоднозначны, так что найти оптимальное решение непросто. В предлагаемой статье сделана попытка анализа процессов восстановления поврежденной памяти в микросхемах с раздельным питанием, а также всех сопутствующих факторов и компромиссных решений.

Эффективное восстановление начинается с эффективного тестирования

Процесс восстановления поврежденной памяти при производстве микросхем состоит из трех основных этапов: тестирование, анализ возможности восстановления при обнаружении неисправности и собственно восстановление работоспособности. Тестовое покрытие должно быть при этом максимально полным, поскольку восстановление может считаться эффективным только в том случае, если обнаружены и устранены все имеющиеся дефекты. Сегодня в большинстве случаев тестирование встроенной памяти осуществляется с помощью структур встроенного самотестирования (Built-In Self-Test, BIST).

Простейший BIST-блок представляет собой встроенный в микросхему генератор тестовых векторов, а также регистратор и анализатор реакций выходов памяти на поданные тестовые последовательности. Стандартный механизм BIST предназначен для генерации тест-векторов на основе заранее заданного алгоритма тестирования памяти, реализованного в виде некоторой диаграммы состояний (рис. 1а). Уплотнение геометрии размещения компонентов внутри микросхем и соответствующее увеличение плотности памяти приводит к появлению новых типов дефектов, механизм возникновения которых плохо предсказуем и, соответственно, тестирование таких дефектов усложнено. Если такие дефекты не обнаружить на этапе производства микросхем, этим придется заниматься при анализе неисправных микросхем на этапе возвратов, что может обусловить значительные проблемы с качеством и стоимостью микросхем. Неэффективное восстановление дефектов может, однако, привести к еще большим затратам.

Структуры блока встроенного самотестирования памяти BIST

Рис. 1. Структуры блока встроенного самотестирования памяти BIST

В настоящее время существуют программируемые средства встроенного самотестирования BIST (рис. 1б), позволяющие загрузить в тестер или прямо на кристалл программный код, реализующий алгоритм тестирования памяти случайными векторами. Кроме того, эти средства позволяют также реализовать любые новые и усовершенствованные алгоритмы тестирования для локализации новых механизмов возникновения дефектов. Подобные программируемые BIST могут применяться и для запуска заранее заданных стандартных алгоритмов тестирования. Это устраняет необходимость в дополнительном программировании BIST в случаях, когда можно обойтись стандартным алгоритмом. Программирование BIST, таким образом, следует выполнять лишь при обнаружении новых механизмов возникновения дефектов, причем непосредственно перед выполнением тестирования памяти. Программируемые блоки BIST, как правило, намного более громоздки, чем традиционные BIST с аппаратной прошивкой, поэтому их следует применять в тех случаях, когда это действительно оправдано. В качестве примеров можно указать на вновь проектируемую память или на введение нового производственного техпроцесса микросхем.

Различные подходы к восстановлению работоспособности памяти

В дополнение к эффективному тестированию микросхем в процессе их производства процедуры восстановления памяти должны содержать еще две базовые составляющие: анализ возможности восстановления и собственно восстановление работоспособности, рассмотрению которых и посвящен этот раздел.

Анализ возможности восстановления

Эта составляющая процесса состоит из выявления дефектных элементов памяти (обычно строк или столбцов), которые должны быть заменены доступными резервными компонентами. Такой анализ может быть выполнен либо модулем, встроенным в кристалл, либо внешним модулем по отношению к кристаллу. При использовании внешнего модуля вся информация о найденных неисправностях записывается и обрабатывается внешними по отношению к тестируемой микросхеме средствами, что приводит к значительным затратам времени. Это является безусловным недостатком подобного подхода, так что большинство современных методик восстановления памяти отдает предпочтение выполнению анализа возможности восстановления на самом кристалле. Этот подход называется встроенным анализом восстановления работоспособности (Built-In Repair Analysis, BIRA). При таком подходе нет необходимости записывать данные о найденных неисправностях во внешнее устройство, так как данные для анализа поступают в режиме реального времени из BIST-контроллера. По окончании тестирования памяти механизм BIRA находит адрес резервного элемента памяти, необходимого для замещения дефектного элемента.

Основная задача метода BIRA — оптимальное покрытие дефектных элементов памяти минимально возможным количеством резервных элементов. Простым примером анализа восстановления может служить ситуация, когда берутся резервные строки или столбцы и ими замещаются дефектные строки или столбцы. Ситуация, однако, значительно усложняется, если приходится иметь дело как с резервными строками, так и с резервными столбцами. Рассмотрим для примера матрицу памяти, изображенную на рис. 2а, в которой имеется две резервные строки и один резервный столбец и в которой обнаружено шесть дефектных ячеек. Использование простого линейного алгоритма замещения приводит к результату, изображенному на рис. 2б, который, очевидно, не является оптимальным. Оптимальный вариант замещения показан на рис. 2в. В общем случае нахождение оптимального варианта покрытия при наличии как резервных строк, так и резервных столбцов математически называется проблемой NP-полноты, или, выражаясь более простым языком, это представляет собой проблему, сложность которой возрастает экспоненциально с ростом числа резервных элементов. К счастью, если число строк и столбцов относительно невелико, как в нашем случае, оптимальное решение, как правило, может быть найдено.

Пример оптимального замещения дефектных ячеек памяти резервными

Рис. 2. Пример оптимального замещения дефектных ячеек памяти резервными

Восстановление работоспособности

Восстановление работоспособности памяти осуществляется путем отключения дефектных элементов в результате плавления программируемых перемычек. Различают два основных способа восстановления работоспособности памяти: с помощью набора инструкций, хранящихся в ПЗУ чипа (аппаратное восстановление, или hard repair), и программное восстановление, или soft repair.

Аппаратное восстановление работоспособности памяти

При таком подходе набор инструкций по восстановлению работоспособности памяти записывается в постоянную память чипа при помощи программируемых плавких предохранителей, или перемычек, электронных либо лазерных. Лазерный предохранитель программируется в результате плавления металлического контакта, тогда как электронный предохранитель (eFuse) имеет собственную флэш-память, программируемую повышением уровня напряжения. Применимость электронных предохранителей eFuse стремительно возрастает, так как их размеры примерно в 2-3 раза меньше (0,02 мм2 вместо 0,05 мм2), а процесс их программирования не требует специального или дополнительного оборудования. По этой причине электронные предохранители зачастую ассоциируются с подходом, называемым самовосстановлением работоспособности памяти.

Программное восстановление работоспособности памяти

При этом подходе набор инструкций по восстановлению работоспособности памяти вводится в энергозависимую память, обычно в некоторые регистры сканирования, при каждом включении питания микросхемы. Программное восстановление работоспособности обладает теми преимуществами перед аппаратным подходом, что при обнаружении новых дефектов, проявляющихся с течением времени, новые инструкции по восстановлению работоспособности могут вводиться в реальном времени, что обеспечивает намного большую надежность и долговечность микросхемы. Поскольку набор инструкций по восстановлению работоспособности памяти не хранится на самом чипе, он должен храниться на каком-либо внешнем устройстве или генерироваться в реальном времени в момент включения питания. Вариант хранения таких инструкций на внешнем устройстве с точки зрения логистики выглядит хуже, поскольку требует постоянного администрирования в силу множественности и разнообразия микросхем памяти. По этой причине метод программного восстановления работоспособности памяти ассоциируется, как правило, с применением подхода BIRA, что позволяет генерировать инструкции по восстановлению работоспособности памяти прямо на чипе при включении питания микросхемы.

Самовосстановление работоспособности памяти

Метод самовосстановления работоспособности памяти, обычно называемый BISR (Built-In Self-Repair), включает в себя как анализ возможности восстановления памяти, так и собственно процесс восстановления ее работоспособности, выполняемые непосредственно на чипе. Простейшая структура BISR состоит из комбинации метода BIRA и средств программного восстановления работоспособности, описанных выше. Существенный недостаток BISR состоит в том, что, поскольку инструкции по восстановлению работоспособности вырабатываются при включении питания, они не учитывают дефектов, проявляющихся из-за специфических условий работы микросхемы, например при ее перегреве. Поэтому применяемые сегодня более эффективные механизмы BISR включают в себя комбинацию как аппаратных, так и программных средств восстановления работоспособности памяти. Аппаратные средства восстановления позволяют использовать упрощенный производственный тест, а затем при каждом новом включении питания микросхемы используются программные средства для обнаружения любых новых неисправностей. Такой усовершенствованный подход обеспечивает сразу несколько преимуществ: упрощенный производственный тест и процесс восстановления работоспособности памяти, надежная работа в течение достаточно длительного времени при программном восстановлении работоспособности, как это описано выше, и значительная экономия при заполнении площади кристалла массивом электронных предохранителей.

Потенциальным недостатком такого подхода является увеличение времени включения чипа, поскольку алгоритм BIST должен при этом выполняться дважды. В некоторых областях применения такое увеличение времени может оказаться критичным.

На рис. 3 показана структура самовосстановления работоспособности памяти на платформе Tessent MemoryBIST. Ключевым элементом такой архитектуры является централизованный набор предохранителей, или массив eFuse. Поскольку значительное число типов памяти с резервированием обычно требует незначительного восстановления или не требует его вообще, на каждом конкретном кристалле распределение наборов предохранителей между всеми областями памяти позволяет использовать их с максимальной эффективностью. Области памяти, требующие незначительного восстановления или вообще его не требующие, используют небольшой (или даже нулевой) ресурс памяти предохранителей, освобождая место для обслуживания других областей памяти. Чтобы упростить задачу распределения ресурсов предохранителей, применяется стандартная методика сжатия данных, что позволяет выделять необходимую часть ресурсов предохранителей для каждого компонента памяти.

Схема архитектуры BISR

Рис. 3. Схема архитектуры BISR

Управление централизованным программируемым набором предохранителей осуществляется контроллером прожига, размещаемым на самом кристалле. Этот контроллер, наряду с одним или двумя BIST-контроллерами, выполняет все необходимые операции по тестированию и восстановлению ячеек памяти. При такой архитектуре интерфейс BIST, взаимодействующий с памятью, имеющей избыточность, снабжается структурой BIRA, предназначенной для анализа неисправностей и генерации необходимых команд восстановления в форме данных для набора предохранителей. Контроллер прожига обменивается данными и инструкциями с массивом памяти электронного предохранителя (eFuse array) и с элементами памяти посредством специальной цепочки сканирования BISR. Такая цепочка содержит регистры BISR, каждый из которых обслуживает определенную область памяти с избыточностью. Эта архитектура BISR подробно описана в следующем разделе.

Методы самовосстановления памяти с раздельным питанием

Структура самовосстановления, описанная в предыдущем разделе, не будет функционировать правильно, если при проектировании СнК использован принцип «зон одинакового напряжения», или доменов питания. Этот чрезвычайно популярный в настоящее время метод проектирования предполагает использование индивидуального напряжения питания для каждого функционального ядра (или группы ядер) в микросхеме. Каждый такой «домен питания» может быть отключен или активирован в процессе работы по мере необходимости. Подобный подход к включению и отключению напряжения тесно связан с возможностями восстановления несправной памяти. При повторной активизации такого «спящего» домена вся информация о восстановлении, хранившаяся в нем, теряется, и ее необходимо перезагрузить снова. При этом важно, чтобы процесс перезагрузки не создал помех активным в данный момент доменам, а также не пострадал из-за того, что некоторые части системы в этот момент не активны.

Чтобы справиться с указанной задачей, структура механизма самовосстановления должна быть расширена за счет как минимум одного сдвигового регистра для обслуживания каждого домена питания, как показано на рис. 4. Каждый сдвиговый регистр может иметь произвольную длину. Устройство управления питанием сообщает контроллеру прожига, какой или какие регистры должны быть загружены. Остальные сдвиговые регистры находятся в устойчивом состоянии, так как они могут содержать информацию о восстановлении активной зоны памяти. Если несколько доменов повторно активизируются одновременно, контроллер должен выполнить их последовательную загрузку в соответствии с порядком приоритетов, назначаемым при проектировании микросхемы. Операция загрузки выполняется последовательно, поскольку вся информация о восстановлении обычно хранится в одном и том же массиве eFuse. Если необходимо изменить порядок приоритетов, то с помощью устройства управления питанием достаточно просто повторно активизировать каждую зону напряжения в требуемом порядке.

Структура BISR с раздельным питанием

Рис. 4. Структура BISR с раздельным питанием

Устройство управления питанием и контроллер прожига должны быть подключены к зоне с непрерывно обеспечиваемым напряжением питания, тогда как контроллеры BIST находятся в том же домене питания, что и обслуживаемая ими память. Один домен питания может покрывать несколько физических структур, как показано на рис. 4. С другой стороны, одна физическая структура может поддерживаться несколькими доменами питания. В конкретной реализации BISR платформы Tessent связывание элементов памяти с соответствующими им зонами напряжения выполняется вручную в файле конфигурации. В дальнейшем планируется выполнять эту операцию автоматически, используя UPF- или CPF-файлы.

Выбор формы избыточности

Существует три основных типа избыточности; преимущества и недостатки каждого из них приведены ниже. Соответствующие данные могут быть получены от поставщика или изготовителя памяти.

Избыточность за счет только резервных строк

  • При такой форме избыточности каждый компонент памяти имеет одну или более резервных строк. Если имеется несколько резервных строк, в некоторых избыточных схемах они могут быть смежными, а в некоторых — раздельными. В микросхемах памяти, имеющих адресацию к банку, может находиться целый резервный банк памяти. Преимущества:
  • С точки зрения расходов на реализацию структур BIST и BIRA — это самый дешевый способ восстановления.
  • Затраты на структуру BIST минимальны, так как для взаимодействия контроллера BIST с памятью может быть использован последовательный интерфейс с одним пословным компаратором вместо применения побитовых компараторов.
  • Схема BIRA тоже достаточно проста и почти не зависит от объема памяти, так как в нее записываются только биты старших разрядов (MSB) адреса строк. Недостатки:
  • Несколько удлиняет время выполнения задачи за счет возрастания времени задания адреса.
  • Кроме того, последовательный интерфейс не позволяет выполнять побитовую диагностику.

Избыточность за счет только резервных столбцов

Здесь различаются два варианта избыточности. В первом варианте резервирования используется один или более резервных под-массивов полной памяти. Каждый резервный элемент может заместить любой неисправный столбец, ассоциируемый с массивом ввода/вывода. На рис. 5а изображена схема восстанавливаемой 8-разрядной памяти с мультиплексированием четырех колонок на одну, имеющая один резервный элемент ввода/вывода (его мультиплексор окрашен на рис. 5а серым цветом).

Варианты схем замещения резервными столбцами

Рис. 5. Варианты схем замещения резервными столбцами

Во втором варианте резервирования используется один или более одиночных резервных столбцов. Каждый резервный элемент может заместить один неисправный столбец в любом элементе ввода/вывода. На рис. 5б изображена схема 8-разрядной памяти с мультиплексированием четырех колонок на одну, имеющая одну резервную колонку. Логика механизма замены колонок окрашена на рис. 5б серым цветом. Преимущество:

  • Минимальное влияние на характеристики памяти, поскольку нет никакого влияния на декодирование адреса. Недостатки:
  • Невозможно использовать последовательный интерфейс между контроллером BIST и памятью, так как в этом случае требуется компаратор для обработки каждого бита ввода/вывода.
  • Затраты на используемую площадь силикона зависят от количества цепей ввода/вывода, поэтому даже небольшой объем памяти может потребовать значительных ресурсов для обеспечения ее восстановления.
  • Схема BIRA, необходимая для кодирования номера неисправной цепи ввода/вывода, относительно объемная и медленная. Это может в конечном итоге заметно понизить максимальную частоту работы схем BIST и BIRA.

Избыточность за счет резервных строк и столбцов

В таких схемах в память добавлен один или более резервных строк и столбцов, обычно не больше двух.

Преимущества:

  • Обеспечивает наиболее высокий уровень покрытия для заданного количества резервных элементов.
  • Повышает возможности восстановления не только дефектов, имеющих случайное распределение, но и таких дефектов, механизм которых работает на уровне слов (неисправность целой линейки слов) или столбцов (например, неисправность целой линейки битов).

Недостаток:

  • Весьма высокие расходы как на саму память, так и на механизм ВША могут быть оправданы только в случае очень больших объемов памяти и не для слишком устаревших процессов производства.

Процесс восстановления на производственных линиях

Процесс ремонта на производственных линиях обычно выполняется при сортировке силиконовых пластин и зависит, естественно, от имеющихся технических возможностей. На рис. 6 графически показана последовательность шагов по восстановлению работоспособности памяти встроенными средствами, описанными в предыдущих разделах:

  • Операция № 1: включение чипа и сброс его в исходное состояние. Результат. Контроллер прожига автоматически запускается и заполняет нулями регистры цепочки BISR. Это приводит к тому, что на следующем шаге тестируется только неизбыточная часть памяти.
  • Операция № 2: запуск контроллеров BIST/BIRA. Результат. Каждый компонент памяти полностью тестируется, и вся информация о дефектных ячейках автоматически анализируется и накапливается в локальных регистрах BIRA.
  • Операция № 3: запуск команды «Передача информации из регистра BIRA в регистр BISR. Результат. Локальная информация о дефектных ячейках пересылается в глобальную цепочку регистров BISR для последующего прожига предохранителей (перемычек).
  • Операция № 4: сканирование регистров BIRA контроллерами BIST. Результат. Регистры BIRA содержат информацию о состоянии процесса восстановления. Если память не подлежит восстановлению, то чип квалифицируется как негодный, и наоборот, если информация о дефектных ячейках в чипе отсутствует, чип квалифицируется как годный.
  • Операция № 5: запуск контроллера прожига в режиме программирования. Результат. Информация о дефектных ячейках, содержащаяся в глобальной цепочке регистров BISR, извлекается сканированием, сжимается и программируется в режиме реального времени в массив электронного предохранителя eFuse. На этом этапе высокое напряжение подается на предохранитель от встроенного генератора или от внешнего источника питания.
  • Операция № 6: переключение напряжения питания и перезагрузка чипа. Результат. Контроллер прожига автоматически активизируется и записывает в регистры BISR все запомненные данные о восстановлении памяти. Выполнение всех операций обеспечивается через регистры BISR, управляющие памятью через порты восстановления памяти. Следует заметить, что некоторые типы памяти снабжаются встроенным сканируемым регистром восстановления вместо порта восстановления. В таких типах памяти их встроенный регистр восстановления загружается параллельно с загрузкой регистра BISR.
  • Операция № 7: запуск контроллеров BIST. Результат. Восстановленную память повторно тестируют, чтобы удостовериться в успехе процесса восстановления.

Процесс восстановления памяти на производственной линии

Рис. 6. Процесс восстановления памяти на производственной линии

При эксплуатации микросхем компоненты памяти обычно автоматически восстанавливаются контроллером прожига в момент подачи питания, как это описано в операции № 6. Для обеспечения надежности памяти в течение длительного времени предполагается снабдить BISR-механизм платформы Tessent дополнительными программными средствами восстановления, рассчитанными на исключение дефектов, проявляющихся с течением времени. Для этого сразу после того, как контроллер прожига загружает в регистры BISR инструкции по восстановлению памяти, их содержимое копируется в регистры BIRA для формирования некоего базисного статуса памяти. После каждой операции контроллера BIST (совместно с механизмом BIRA) результаты добавляются в регистры BIRA таким образом, чтобы там постоянно хранился не только базисный, но и текущий статус памяти. Затем вся эта совокупная информация переписывается обратно в регистры BISR для выполнения восстановления памяти по мере необходимости. Весь этот процесс называется программным восстановлением, поскольку информация о дефектных ячейках не записывается в память eFuse и, таким образом, доступна лишь до тех пор, пока на чип подано питание.

Руководство по выбору уровня резервирования

Основной вопрос в связи с восстановлением памяти можно сформулировать следующим образом: какое количество резервных элементов может или должно содержаться в каждом из компонентов встроенной памяти? Ответ на вопрос зависит от ряда факторов, которые будут рассмотрены в этом разделе. В дополнение к приведенным здесь рекомендациям пользователям следует тесно сотрудничать с поставщиками и/или изготовителями памяти и ее IP для выбора оптимальной стратегии резервирования для каждой конкретной области применения.

Резервирование предназначено для повышения уровня выхода годной памяти (ВГП) и, как следствие, чипов в целом. Чтобы правильно оценить требования к резервированию, следует выбрать методику вычисления ВГП. Наиболее общая модель вычисления ВГП, принятая рядом компаний, базируется на отрицательном биномиальном распределении:

YMEM = (1+DMEMAMEM)–C, (1)

где DMEM — плотность дефектных ячеек памяти (число дефектных
ячеек/мм2); AMEM — площадь, занимаемая ядром памяти на кристалле (мм2); C — коэффициент сложности.
Параметр С характеризует степень сложности производственного процесса и определяется числом критических этапов в процессе производства. Параметр С варьируется от 5 до 15 в зависимости от сложности производственного процесса.
На рис. 7 представлен график соотношения ВГП к площади памяти
от 1 до 10 мм2, с коэффициентом сложности от 8 до 14. Здесь предполагается довольно высокий уровень плотности дефектных ячеек (ДЯ) —
0,002 ДЯ/мм2 (1,3 ДЯ/дюйм2). Очевидно, что в таком случае обязательно требуется некоторая избыточность, так как если на чипе окажутся
рядом несколько участков памяти, то их совместная площадь возрастет, а ВГП как памяти, так и самого чипа соответственно снизится.

График выхода годной продукции памяти

Рис. 7. График выхода годной продукции памяти

Чтобы подсчитать влияние избыточности на ВГП, рассмотрим сначала пример, когда в памяти имеется только один резервный элемент (строка или столбец). В этом случае всю память можно представить разбитой на N одинаковых элементов, равных по размеру резервному элементу. Так, например, если в памяти имеется одна резервная строка, то N равно числу строк. Вместе с резервным элементом память имеет N+1 элементов с одним и тем же значением ВГП, равным YMEM/N, которое может быть вычислено при помощи уравнения (1), где величина площади в N раз меньше полной площади памяти на кристалле. Значение ВГП может быть довольно точно аппроксимировано значением вероятности события, состоящего в том, что в данный момент имеется не более одного дефектного элемента из N+1 элементов памяти. Тогда значение ВГП с одним резервным элементом может быть вычислено, как показано в уравнении (2):

Y1SP = (YMEM/N) N+1
+(N+1)(YMEM/N)N(1–YMEM/N). (2)

Если добавить дополнительные резервные компоненты, то вычисление ВГП сильно усложнится, поскольку в этом случае следует учесть все возможные комбинации. Значение ВГП с двумя резервными элементами может быть вычислено, как показано в уравнении (3):

Y2SP = (YMEM/N)N+2+(N+2)(YMEM/N)N+1(1–YMEM/N)+1/2(N+2)(N+1)(YMEM/N)N(1–YMEM/N)2. (3)

Параметр С характеризует степень сложности производственного процесса и определяется числом критических этапов в процессе производства. Параметр С варьируется от 5 до 15 в зависимости от сложности производственного процесса.

На рис. 8 представлен график соотношения улучшенного ВГП с одним и двумя резервными компонентами для памяти с площадью и плотностью ДЯ, аналогичной той, что показана на рис. 1. Интересно отметить, что даже при относительно высокой плотности ДЯ при небольшой площади, занимаемой памятью, для достижения значения одного и того же ВГП достаточно иметь только один резервный элемент. Из данных графика также следует, что если в микросхеме размещается только память, то требуется два резервных элемента.

График улучшенного выхода годной продукции для памяти c избыточностью

Рис. 8. График улучшенного выхода годной продукции для памяти c избыточностью

Точное определение оптимального количества резервных элементов, необходимых каждому конкретному типу памяти, требует анализа дополнительных критериев. Естественно, что избыточные компоненты увеличивают общую площадь памяти, а соответственно и чипа, что выражается в увеличении его стоимости. С другой стороны, увеличение площади чипа приводит к уменьшению их количества на силиконовой пластине. Конечной целью является максимальное увеличение числа годных чипов на пластине — DPWGOOD. DPWGOOD равно произведению величины ВГП на число чипов на одной силиконовой пластине, или:

DPW GOOD = YDIEDPW = YDIE(AWAFER/ADIE) = AWAFER(YDIE/ADIE).

Добавляя в память избыточные элементы, мы тем самым увеличиваем ВГП чипа, так что величина DPWGOOD возрастает. Значение YDIE, равное приращению ВГП чипа, превышает соответствующее приращение площади чипа АDIE. Соотношение YDIE/ADIE должно расти, чтобы обеспечение избыточности было оправданным. Например, если в память добавлен один резервный элемент, то соотношение Y1SP/A1SP должно превышать соотношение Y0SP/A0SP, или:

(Y1SP/A1SP)/(Y0SP/A0SP) > 1,

где Y1SP — ВГП чипа с одним резервным компонентом, добавленным в память; Y0SP — ВГП чипа с памятью без резервирования; А1SP— площадь чипа с одним резервным компонентом, добавленным в память; А0SP— площадь чипа с памятью без резервирования.

На рис. 9а представлено графическое изображение приведенного выше соотношения для различных площадей памяти и ВГП, показанных ранее на рис. 7. Как видно на графике, это соотношение больше единицы для всех рассматриваемых значений площади, что указывает на то, что один резервный элемент должен быть добавлен в любом случае. Вторая линия на графике соответствует соотношению (Y2SP/A2Sp)/(Y1SP/A1SP), приведенному для случая, когда в память должен быть добавлен второй резервный элемент. Судя по графику, второй элемент должен быть добавлен, если площадь, занимаемая памятью, равна 4 мм2 или более.

Определение эффективности дополнительной избыточности

Рис. 9. Определение эффективности дополнительной избыточности

На рис. 9б представлены те же соотношения для тех же размеров площади памяти, однако плотность ДЯ уменьшена с 0,002 ДЯ/мм2 (1,3 ДЯ/дюйм2) до 0,0002 ДЯ/мм2 (0,13 ДЯ/дюйм2). При такой плотности дефектов введение двух резервных элементов абсолютно неоправданно, а один резервный элемент будет полезным только для площади памяти, равной 3 мм2 или более.

Если при разработке обнаруживается некий избыток площади силиконовой пластины, то добавление избыточных элементов памяти может быть выполнено как бы бесплатно. В этом случае рекомендуется воспользоваться приведенными выше графиками и соотношениями, чтобы правильно рассчитать необходимую избыточность в конкретной микросхеме.

В приведенных выше рассуждениях предполагается, что площадь чипа может увеличиваться без ограничений. На практике, разумеется, размеры чипа всегда ограничены размерами корпуса и другими факторами. Увеличение избыточности может привести к увеличению размеров чипа и, соответственно, к изменению размеров корпуса микросхемы.

Руководство по выбору числа предохранителей (перемычек)

Выбирая определенную стратегию восстановления памяти, следует определить количество предохранителей (лазерных или программируемых), которые будут встроены в чип. Оптимальное количество предохранителей зависит от ряда факторов, в частности, от применяемой стратегии восстановления памяти.

В этом разделе описан процесс выбора количества предохранителей для архитектуры BISR платформы Tessent.

Число предохранителей, необходимое для централизованного набора, вычисляется при помощи уравнения:

FuseCount = (RepairsxBISRRegSize)+((Repairs+1)xZeroCountBits),

где Repairs — число операций восстановления (замещения дефектных элементов резервными), которые должны выполняться на чипе (это число зависит от степени избыточности; на одном компоненте памяти может быть выполнено более одного восстановления); BISRRegSize — максимальное число битов в информации о дефектных ячейках, необходимое для записи адреса резервного элемента (это число обычно варьируется от 6 до 12 бит и зависит от типа резервного элемента (строка или столбец), от размера памяти и ее конфигурации); ZeroCountBits = log(BISRChainLength) — число битов, необходимое для записи в регистры чипа самой длинной последовательности нулей в информации о дефектных ячейках; BISRChainLength = = BISRRegSize х число резервных элементов в чипе.

Например, в схеме чипа имеется 40 матриц памяти, каждая из которых имеет две резервные строки, что в сумме составляет 80 резервных строк на чипе. Для записи адреса каждой строки требуется 8 бит. Запишем параметры нашего уравнения:

  • BISRRegSize = 8;
  • BISRChainLength = 8×80 = 640;
  • ZeroCountBits = %(640) = 10.

Наше уравнение для FuseCount будет выглядеть так:

FuseCount = (Repairs*8)+((Repairs +1)*10).

Результирующие соотношения между числом восстановлений на одном чипе и числом необходимых предохранителей приведены в таблице.

Таблица. Результаты вычислений

Число ремонтов Процент использования Число
на один чип резервных элементов предохранителен
5 6% 100
10 13% 190
20 25% 370
40 50% 730
80 100% 1450

 

Чтобы определить оптимальное количество предохранителей, необходимых для конкретной разработки, рекомендуется проанализировать эту таблицу с приведенными соотношениями восстанавливаемости и необходимыми затратами. Чтобы проделать более глубокий анализ, необходимо учесть дополнительные факторы, такие как плотность дефектных ячеек в процессе производства, топология расположения памяти на кристалле, удельная плотность памяти на площади чипа. Следует иметь также в виду, что другие фрагменты чипа (не память) вовсе не пригодны для восстановления, что ограничивает возможности восстановления чипа в целом. На практике обычно задают относительно небольшое число восстановлений, скажем, около 10, независимо от объема памяти с избыточностью. В приведенной таблице количество предохранителей, равное 190, может оказаться приемлемым.

Заключение

Современные технологии проектирования цифровых систем предъявляют стремительно нарастающие требования к восстановлению элементов памяти с раздельным питанием. Обеспечение максимального выхода годной продукции также тесно связано с планированием и правильным выбором эффективных средств, встраиваемых в кристалл микросхемы, а также соответствующих ресурсов. Автор настоятельно рекомендует тесно сотрудничать как с поставщиками, так и с изготовителями элементов памяти, которые вы намерены применять в ваших разработках.

Литература

  1. Pateras S. Best Practices for Cost Effective Test and Yield Optimization of Embedded Memories // FSA Forum. Vol. 13, No. 4. Dec. 2006.
  2. Cunningham J. A. The Use and Evaluation of Yield Models in Integrated Circuit Manufacturing // IEEE Transactions on Semiconductor Manufacturing. Vol. 3, No. 2. May 1990.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *