Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

Все статьи автора

Высокоскоростные ПЛИС CPLD фирмы Xilinx с ультранизким энергопотреблением, (Компоненты и технологии №12'2017)

В публикации подробно рассматриваются особенности, архитектура и основные технические параметры высокоскоростных ПЛИС семейства CoolRunner-II Automotive, которые характеризуются ультранизким уровнем энергопотребления и возможностью функционирования в расширенном диапазоне температур.

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 17, (Компоненты и технологии №12'2017)

Кроме рассмотренных ранее отчетов, вкладка Reports консольной области основного окна интегрированной среды разработки Vivado Integrated Design Environment (IDE) открывает доступ к дополнительной информации о результатах процесса размещения и трассировки проекта разрабатываемого устройства в кристалле программируемой логики или расширяемой вычислительной платформы. Эта информация содержится в соответствующих документах, сгенерированных САПР серии Xilinx Vivado HLx Design Suite после завершения этапа реализации проекта в кристалле.

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 16, (Компоненты и технологии №10'2017)

Количество и виды предопределенных вариантов стратегии процесса реализации проектируемого устройства в кристалле программируемой логики или расширяемой вычислительной платформы Extensible Processing Platform (EPP) могут отличаться в разных версиях САПР серии Xilinx Vivado HLx Design Suite. Рассматриваемая версия средств проектирования предоставляет 28 различных вариантов стратегии выполнения этапа размещения и трассировки разрабатываемого проекта в ПЛИС или программируемой системе на кристалле All Programmable System-On-Chip (AP SoC), краткое описание которых приводится в следующем разделе.

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 15, (Компоненты и технологии №9'2017)

Если результаты предварительного временного анализа синтезированного проекта и оценки его энергопотребления, рассмотренного ранее, полностью не удовлетворяют предъявляемым требованиям, то рекомендуется выполнить этап логического синтеза с другим набором ограничений и стратегией этого процесса. САПР серии Xilinx Vivado HLx Design Suite предоставляет возможность формирования и осуществления нескольких вариантов процесса логического синтеза проектируемого устройства с последующим сопоставлением полученных результатов. Таким образом, разработчик может выбрать оптимальную стратегию логического синтеза и набор временных и топологических ограничений.

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 14, (Компоненты и технологии №8'2017)

Кроме отчетов о временных характеристиках проектируемого устройства, САПР серии Xilinx Vivado HLx Design Suite позволяет после открытия базы данных синтезированного проекта получить предварительную оценку его энергопотребления. Для формирования соответствующего отчета необходимо указать дополнительную исходную информацию о технологических параметрах кристалла программируемой логики и печатной платы, применяемых для реализации разрабатываемого устройства, характеристиках окружающей среды, используемых источников питания ПЛИС и переключения сигналов.

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 13, (Компоненты и технологии №7'2017)

В дополнение к отчетам, рассмотренным ранее, САПР серии Xilinx Vivado HLx Design Suite, после открытия базы данных синтезированного проекта, предоставляет возможность сгенерировать сводный итоговый отчет о результатах предварительного временного анализа. Перед формированием этого отчета рекомендуется выполнить процедуру контроля проекта, в ходе которой выявляются потенциальные причины возникновения нарушений временных соотношений сигналов, обеспечивающих стабильное функционирование проектируемого устройства.

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 7, (Компоненты и технологии №1'2017)

После подготовки модулей исходного описания разрабатываемого устройства рекомендуется выполнить их верификацию методом поведенческого моделирования. САПР серии Xilinx Vivado HLx Design Suite предоставляет возможность применения для этой цели наиболее широко распространенных систем моделирования, выпускаемых различными компаниями, а также встроенных средств HDL-моделирования. Перед использованием сторонних систем моделирования необходимо соответствующим образом настроить интегрированную среду разработки проекта Vivado Integrated Design Environment (IDE).

Проектирование узлов синхронизации цифровых устройств и встраиваемых микропроцессорных систем, реализуемых на базе ПЛИС фирмы Xilinx серий Artix‑7, Kintex‑7 и Virtex‑7. Часть 2, (Компоненты и технологии №4'2016)

Процесс подготовки VHDL-описания узла формирования тактовых сигналов с использованием шаблонов встроенного HDL-редактора САПР серии Xilinx ISE Design Suite начинается с выполнения процедуры создания основы нового исходного модуля проекта, подробно рассмотренной в предыдущей части статьи (КиТ №3/2016).

Моделирование цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на основе ПЛИС фирмы Xilinx в интегрированной среде разработки PlanAhead. Часть 2, (Компоненты и технологии №2'2016)

Окончание. Начало в № 1’2016 г
Во второй части статьи рассмотрены установка параметров генерации списков соединений проектируемого устройства, определение дополнительных параметров моделирования, выполнение этапов поведенческого и полного временного моделирования проектируемого устройства или встраиваемой микропроцессорной системы.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 11, (Компоненты и технологии №12'2015)

Процесс конфигурирования кристаллов программируемой логики, а также выполнение операций записи и чтения информационных и контрольных данных в микросхемах Flash ППЗУ осуществляется в САПР серии Xilinx ISE Design Suite с помощью программного модуля iMPACT и загрузочного кабеля. Для программирования микросхем Flash-памяти и обратного считывания записанных данных могут использоваться загрузочные кабели тех же типов, которые поддерживаются средствами разработки программного обеспечения встраиваемых микропроцессорных систем Xilinx SDK.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 10, (Компоненты и технологии №11'2015)

Продолжение. Начало в № 2’2015
В этой части статьи рассмотрена подготовка инструментального модуля для загрузки конфигурации аппаратной части разработанной микропроцессорной системы и программного обеспечения с карты памяти формата SD Card, активизация и настройка встроенных средств эмуляции терминала интегрированной среды разработки программного обеспечения Xilinx SDK, программирование загрузочного Flash ППЗУ.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 9, (Компоненты и технологии №10'2015)

Продолжение. Начало в № 2’2015
В этой части статьи рассмотрена генерация загрузочного образа для проектируемой встраиваемой микропроцессорной системы и подготовка карты памяти формата SD Card для загрузки конфигурации аппаратной части разработанной микропроцессорной системы и программного обеспечения.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 8, (Компоненты и технологии №9'2015)

Продолжение. Начало в № 2’2015
В данной части статьи рассматривается процесс отладки разрабатываемого программного приложения на аппаратной платформе проектируемой микропроцессорной системы.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 7, (Компоненты и технологии №8'2015)

Продолжение. Начало в
№ 2’2014

В статье рассмотрено создание конфигурации инструментов пакета Xilinx SDK для отладки разрабатываемой прикладной программы на аппаратной платформе проектируемой микропроцессорной системы.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq-7000 AP SoC фирмы Xilinx. Часть 6, (Компоненты и технологии №7'2015)

Продолжаем цикл публикаций, посвященных вопросам проектирования микропроцессорных систем на базе кристаллов расширяемых вычислительных платформ Extensible Processing Platform (EPP) семейства Zynq-7000 AP SoC, выпускаемых фирмой Xilinx.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq-7000 AP SoC фирмы Xilinx. Часть 5, (Компоненты и технологии №6'2015)

Продолжение. Начало в № 2’2015

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq-7000 AP SoC фирмы Xilinx. Часть 4, (Компоненты и технологии №5'2015)

Продолжаем цикл публикаций, посвященных вопросам проектирования микропроцессорных систем на базе кристаллов расширяемых вычислительных платформ Extensible Processing Platform (EPP) семейства Zynq‑7000 AP SoC, выпускаемых фирмой Xilinx. Продолжение статьи. Начало в № 2’2015

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 3, (Компоненты и технологии №4'2015)

Продолжение. Начало в № 2`2015

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 2, (Компоненты и технологии №3'2015)

Продолжение. Начало в № 2’2015

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx, (Компоненты и технологии №2'2015)

Продолжаем цикл публикаций, посвященных вопросам проектирования микропроцессорных систем на базе кристаллов расширяемых вычислительных платформ Extensible Processing Platform (EPP) семейства Zynq‑7000 AP SoC, выпускаемых фирмой Xilinx.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite, (Компоненты и технологии №1'2015)

Окончание. Начало в № 4’2014
В данной части статьи рассмотрена подготовка исходных данных для анализа энергопотребления процессорного блока PS кристалла расширяемой вычислительной платформы, анализ энергопотребления, формирование конфигурационной последовательности для аппаратной части проектируемой микропроцессорной системы и экспортирование аппаратной платформы и конфигурационной последовательности проектируемой системы в среду комплекса Xilinx Software Development Kit.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite , (Компоненты и технологии №12'2014)

Продолжение. Начало в № 4’2014

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite , (Компоненты и технологии №11'2014)

В статье рассматриваются нюансы процесса размещения и трассировки аппаратной части проектируемой микропроцессорной системы в кристалле, конфигурировании выводов кристалла расширяемой процессорной платформы, отчет о сигналах синхронизации и физических ресурсах, используемых в каждом регионе тактирования программируемой логики.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite, (Компоненты и технологии №10'2014)

Продолжение. Начало в № 4`2014
В этой части статьи рассматривается определение временных характеристик аппаратной части проектируемой системы после отображения ее логического описания на физические ресурсы кристалла.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite , (Компоненты и технологии №9'2014)

Продолжение. Начало в № 4`2014
В этой части статьи рассмотрено отображение логического описания аппаратной части проектируемой системы на физические ресурсы кристалла.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite , (Компоненты и технологии №8'2014)

Продолжение. Начало в № 4`20
В пятой части статьи рассмотрены параметры проекта, связанные с трансляцией описания аппаратной части разрабатываемой системы и размещения ее в кристалле.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite, (Компоненты и технологии №7'2014)

Продолжение. Начало в № 4’2014
В данной части статьи рассмотрен синтез аппаратной части проектируемой системы, реализуемой на базе ресурсов программируемой логики PL кристаллов

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite , (Компоненты и технологии №6'2014)

Продолжение. Начало в № 4`2014
В данной части статьи рассматривается создание модуля описания верхнего уровня иерархии проекта разрабатываемой встраиваемой системы и подготовка файла временных и топологических ограничений проекта ее аппаратной части.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite, (Компоненты и технологии №5'2014)

Продолжение. Начало в № 4`2014
В этой части статьи рассмотрены следующие этапы проектирования ВМПС:
  • Включение IP-компонентов периферийных устройств, конфигурируемых на базе ресурсов программируемой логики PL, в спецификацию аппаратной платформы MHS
  • Настройка параметров конфигурирования периферийного ядра AXI General Purpose IO
  • Проверка и редактирование шинных соединений экземпляров IP-ядер в формируемой спецификации аппаратной платформы разрабатываемой микропроцессорной системы
  • Определение диапазонов адресного пространства, выделяемых для компонентов спецификации MHS
  • Подготовка описания подключения внешних портов разрабатываемой микропроцессорной системы и компонентов, входящих в ее состав
  • Проверка сформированной спецификации аппаратной платформы проектируемой системы

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite, (Компоненты и технологии №4'2014)

Продолжаем цикл статей по вопросам практического использования кристаллов расширяемых процессорных платформ Extensible Processing Platform (EPP) семейства Zynq‑7000 AP SoC, выпускаемых фирмой Xilinx. В предыдущей публикации были представлены основные этапы и средства автоматизированного проектирования встраиваемых микропроцессорных систем, реализуемых на базе указанных кристаллов. В настоящей статье рассматривается поэтапное выполнение процесса разработки встраиваемых систем на основе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC с помощью САПР серии Xilinx ISE Design Suite.

Средства автоматизированного проектирования и этапы разработки встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC, (Компоненты и технологии №3'2014)

Окончание. Начало в № 2`2014
Для минимизации затрат при разработке встраиваемых микропроцессорных систем, реализуемых на базе кристаллов XC7Z010, XC7Z020 и XC7Z030, можно рекомендовать свободно распространяемые редакции средств автоматизированного проектирования фирмы Xilinx ISE WebPACK и Vivado WebPACK. Эти редакции САПР позволяют выполнить все рассмотренные этапы процесса проектирования, за исключением внутрикристальной аппаратной отладки.

Средства автоматизированного проектирования и этапы разработки встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC, (Компоненты и технологии №2'2014)

Кристаллы расширяемых процессорных платформ Extensible Processing Platform (EPP) семейства Zynq‑7000 AP SoC, выпускаемые фирмой Xilinx, представляют собой наиболее перспективную и динамично развивающуюся элементную базу для реализации высокоскоростных встраиваемых микропроцессорных систем.

Расширение семейства программируемых систем на кристалле Zynq‑7000 AP SoC, (Компоненты и технологии №1'2014)

Окончание. Начало в № 12`2013
В статье приведены основные характеристики и рассмотрена архитектура программируемых систем на кристалле семейства Zynq‑7000 AP SoC, которые компания Xilinx производит сейчас серийно, а также запланировала к выпуску в ближайшем году.

Расширение семейства программируемых систем на кристалле Zynq‑7000 AP SoC, (Компоненты и технологии №12'2013)

В 2013 году фирма Xilinx, увеличивая объемы серийного производства программируемых систем на кристалле семейства Zynq‑7000 (All Programmable System-On-Chip, AP SoC), существенно расширила состав этой серии. Вместо четырех типов кристаллов, анонсированных ранее, в семействе Zynq‑7000 AP SoC будут представлены шесть модификаций расширяемых процессорных платформ (Extensible Processing Platform, EPP). Таким образом, разработчикам предоставляется возможность выбора для реализации проектируемых встраиваемых систем и последующего их серийного производства кристалла с оптимальным сочетанием объемов логических ресурсов, специализированных аппаратных блоков, быстродействия и потребляемой мощности. Изменения произошли и в отдельных характеристиках ранее заявленных типов программируемых систем на кристалле. Поэтому цель публикации — ознакомить специалистов с уточненной информацией о составе семейства расширяемых процессорных платформ Zynq‑7000 AP SoC и их функциональных возможностях. Кроме того, в предлагаемой статье более подробно рассматривается архитектура программируемых систем на кристалле этого семейства.

MicroZed — семейство унифицированных модулей для отладки и реализации встраиваемых микропроцессорных систем, проектируемых на основе платформ фирмы Xilinx серии Zynq‑7000 AP SoC, (Компоненты и технологии №11'2013)

Программируемые системы на кристалле (All Programmable System-on-Chip, AP SoC) семейства Zynq‑7000, серийное производство которых компания Xilinx активно наращивает в настоящее время, получают все более широкое распространение в разнообразных областях применения. Такая тенденция обусловлена, в первую очередь, оптимальным сочетанием функциональных возможностей процессорной системы с архитектурой ARM Cortex-A9 и преимуществ кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array).

Конвертирование проектов цифровых устройств, разрабатываемых на основе ПЛИС и полностью программируемых систем на кристалле фирмы Xilinx в среде ISE Design Suite, в формат САПР Vivado Design Suite, (Компоненты и технологии №10'2013)

Окончание. Начало в № 8`2013

В заключительной части статьи рассмотрены установка параметров размещения и трассировки конвертированного проекта разрабатываемого устройства или встраиваемой микропроцессорной системы, корректировка параметров генерации конфигурационной последовательности для конвертированного проекта разрабатываемого устройства или встраиваемой микропроцессорной системы, установка параметров управления IP-ядрами в конвертированном проекте разрабатываемого устройства или встраиваемой микропроцессорной системы, преобразование проектов, созданных в среде пакета ISE Design Suite, в формат САПР Vivado Design Suite в ручном режиме и перенос описаний встраиваемых микропроцессорных систем, разработанных с помощью средств Xilinx Platform Studio (XPS), в среду IP Integrator САПР Vivado Design Suite

Конвертирование проектов цифровых устройств, разрабатываемых на основе ПЛИС и полностью программируемых систем на кристалле фирмы Xilinx в среде ISE Design Suite, в формат САПР Vivado Design Suite, (Компоненты и технологии №9'2013)

Продолжение. Начало в № 8`2013

Во второй части статьи рассмотрено преобразование проектов, разработанных в среде PlanAhead, с использованием функции автоматического импортирования, описаны способы корректировки параметров конвертированного проекта.

Конвертирование проектов цифровых устройств, разрабатываемых на основе ПЛИС и полностью программируемых систем на кристалле фирмы Xilinx в среде ISE Design Suite, в формат САПР Vivado Design Suite, (Компоненты и технологии №8'2013)

В 2012 году фирма Xilinx выпустила первые версии новых средств автоматизированного проектирования и конфигурирования цифровых устройств и встраиваемых микропроцессорных систем на основе ПЛИС с архитектурой FPGA (Field Programmable Gate Array) и расширяемых вычислительных платформ Extensible Processing Platform (EPP) — Vivado Design Suite. При этом в САПР ISE Design Suite, которая активно развивалась и применялась в качестве основного инструмента разработки устройств на базе кристаллов программируемой логики в последнее десятилетие, прекращается поддержка новых семейств ПЛИС и программируемых систем на кристалле (All Programmable System-on-Chip, AP SoC). По предварительной информации, только серии Artix‑7, Kintex‑7, Virtex‑7 и Zynq‑7000 AP SoC будут одновременно поддерживаться системами проектирования старого и нового поколения. Таким образом, в случае перехода к использованию кристаллов перспективных семейств перед разработчиками встает задача переноса проектов, созданных в среде пакета ISE Design Suite, в САПР Vivado Design Suite.

Расширение функциональных возможностей отладочных средств компании Avnet Electronic Marketing с помощью периферийных модулей фирмы Maxim, (Компоненты и технологии №7'2013)

В статье детально рассматриваются характеристики и архитектура каждого модуля из комплекта периферийных модулей Maxim Integrated’s Analog Essentials Collection, появившемся на рынке в 2012 году, а также даются краткие рекомендации по его использованию. Приведенная информация позволит разработчикам эффективно применять модули расширения в процессе аппаратной отладки, а также использовать готовые технические решения, реализованные в этих модулях, в составе собственных устройств и встраиваемых систем, сокращая тем самым суммарное время их проектирования.

ZedBoard — эффективный инструмент разработки и отладки встраиваемых микропроцессорных систем, проектируемых на основе расширяемых вычислительных платформ фирмы Xilinx семейства Zynq-7000 AP SoC, (Компоненты и технологии №6'2013)

В начале текущего года фирма Xilinx приступила к серийному производству программируемых систем на кристалле All Programmable System-On-Chip (AP SoC) семейства Zynq-7000. Основу архитектуры кристаллов этого семейства составляют аппаратный двухъядерный процессорный блок с архитектурой ARM Cortex-A9 и совокупность ресурсов программируемой логики последнего поколения, взаимодействие которых осуществляется через порты интерфейса AXI. Компания Avnet Electronic Marketing совместно с фирмами Xilinx и Digilent, Inc. выпустила инструментальный комплект Zynq-7000 AP SoC ZedBoard Kit. В статье приводится подробная информация о возможностях и архитектуре инструментального модуля ZedBoard (Zynq Evaluation and Development Board), входящего в состав этого комплекта, которая позволит разработчикам не только эффективно применять его в процессе аппаратной отладки собственных проектов, но и использовать варианты реализации отдельных узлов отладочной платы в создаваемых встраиваемых системах.

Разработка узлов синхронизации цифровых устройств и встраиваемых микропроцессорных систем, реализуемых на базе ПЛИС фирмы Xilinx серии Spartan-6 , (Компоненты и технологии №5'2013)

Окончание. Начало в № 4`2013
Во второй части статьи рассмотрены особенности подготовки описаний узлов формирования тактовых сигналов, выполненных на основе каскадного соединения цифрового модуля управления синхронизацией и модуля фазовой автоподстройки частоты.

Разработка узлов синхронизации цифровых устройств и встраиваемых микропроцессорных систем, реализуемых на базе ПЛИС фирмы Xilinx серии Spartan-6 , (Компоненты и технологии №4'2013)

В состав проектов цифровых устройств и встраиваемых микропроцессорных систем, выполняемых на базе кристаллов программируемой логики фирмы Xilinx семейств FPGA (Field Programmable Gate Array), как правило, входят узлы синхронизации, формирующие совокупность тактовых сигналов с различными значениями частоты и фазового сдвига для согласованного функционирования всех компонентов создаваемых устройств и систем. Для реализации этих узлов в архитектуре ПЛИС серии Spartan-6 предусмотрены специальные аппаратные блоки управления синхронизацией Clock Management Tile (CMT). Применение этих блоков обеспечивает не только возможность формирования тактовых сигналов в широком диапазоне частот, но и устранение временных перекосов, которые могут появляться при распространении сигналов синхронизации внутри кристаллов программируемой логики и на печатных платах проектируемых устройств или встраиваемых микропроцессорных систем.

Моделирование цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, средствами ISIM в САПР ISE Design Suite, (Компоненты и технологии №3'2013)

Окончание. Начало в № 2`2013
В заключительной части статьи рассмотрена работа с встроенными средствами моделирования Xilinx ISIM, технология отладки HDL-описания проектируемого устройства с их помощью помощью, а также моделирование разрабатываемых устройств на аппаратном уровне с применением отладочных плат на базе ПЛИС с архитектурой FPGA.

Моделирование цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, средствами ISIM в САПР ISE Design Suite , (Компоненты и технологии №2'2013)

В процессе эволюционного развития систем проектирования фирмы Xilinx появились собственные встроенные средства моделирования — ISE Simulator, первоначальные версии которых уступали по функциональным возможностям пакету ModelSim XE. В результате дальнейшего постоянного совершенствования этих средств к настоящему времени сформировался полнофункциональный инструмент HDL-моделирования — ISIM. Компания Xilinx предоставляет его в составе обновленной САПР ISE Design Suite.
   В статье рассматриваются основные характеристики и режимы функционирования встроенных средств HDL-моделирования ISIM, а также их практическое использование для верификации разрабатываемых цифровых устройств, реализуемых на базе ПЛИС фирмы Xilinx.

Аппаратные средства разработки и отладки встраиваемых микропроцессорных систем, проектируемых на основе расширяемых вычислительных платформ фирмы Xilinx семейства Zynq-7000 AP SoC , (Компоненты и технологии №1'2013)

Одновременно с началом серийного производства кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array) серий Artix-7, Kintex-7 и Virtex-7 фирма Xilinx выпустила экспериментальные образцы элементов принципиально нового типа, которые первоначально получили название «расширяемые вычислительные платформы» (Extensible Processing Platform, EPP). В дальнейшем для этих компонентов было предложено новое название — «программируемые системы на кристалле» (All Programmable System-on-Chip, AP SoC).

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №12'2012)

Окончание. Начало в № 2`2010
В тридцать пятой части статьи завершается представление шаблонов синтезируемых конструкций, предназначенных для подготовки законченных описаний типовых элементов разрабатываемых устройств.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №11'2012)

Продолжение. Начало в № 2`2010
В тридцать четвертой части статьи автор продолжает знакомить читателей с шаблонами синтезируемых конструкций, которые можно использовать при создании законченных описаний типовых элементов проектируемых устройств.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №10'2012)

Продолжение. Начало в № 2`2010
В тридцать третьей части статьи завершается представление шаблонов записи директив, предназначенных для управления процессами синтеза и реализации разрабатываемого устройства. Здесь же рассмотрены образцы синтезируемых конструкций, которые можно использовать при создании законченных описаний различных элементов проектируемых устройств.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №9'2012)

Продолжение. Начало в № 2`2010
Тридцать вторая часть статьи завершает изучение шаблонов основных базовых конструкций языка VHDL, предназначенных для осуществления моделирования проектируемого устройства. Рассмотрены образцы описаний различных вариантов процессов, запускаемых фронтом сигнала синхронизации, а также шаблоны выражений декларации сигналов, констант, переменных, типов и подтипов. Кроме того, в этой части представлена информация о шаблонах конструкций языка VHDL, используемых в процессе синтеза разрабатываемого устройства. Основное внимание уделено шаблонам записи директив, предназначенных для управления процессами синтеза, отображения логического описания проекта на физические ресурсы ПЛИС (MAP), размещения и трассировки разрабатываемого устройства в кристалле программируемой логики (Place and Route).

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №8'2012)

Продолжение. Начало в № 2`2010

В тридцать первой части статьи завершается представление шаблонов VHDL-описаний элементов, основанных на использовании библиотечных примитивов, которые реализуются на базе соответствующих аппаратных ресурсов кристаллов программируемой логики серий Artix-7, Kintex-7, Virtex-7 и расширяемых вычислительных платформ семейства Zynq Embedded Processing Platform (EPP). Рассмотрены образцы описаний различных вариантов конфигурирования входных буферных элементов, представленных в составе блоков ввода/вывода ПЛИС и расширяемых вычислительных платформ перечисленных серий. Кроме того, приведена информация о шаблонах основных базовых конструкций языка VHDL, предназначенных для осуществления моделирования проектируемого устройства.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №7'2012)

Продолжение. Начало в № 2`2010
Тридцатая часть статьи продолжает ознакомление с образцами VHDL-описаний элементов, основанных на использовании библиотечных примитивов, которые реализуются на базе соответствующих аппаратных ресурсов кристаллов программируемой логики серий Artix-7, Kintex-7 и Virtex-7 и расширяемых вычислительных платформ семейства Zynq Embedded Processing Platform (EPP). Основное внимание уделено шаблонам описаний различных вариантов конфигурирования двунаправленных и входных буферных элементов. Здесь же приведена информация о шаблонах описаний входных и выходных элементов оперативной памяти, функционирующих по принципу «первым вошел – первым вышел» (first-in first-out, FIFO), реализуемых на базе соответствующих аппаратных модулей, представленных в составе ПЛИС и расширяемых вычислительных платформ указанных серий.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №6'2012)

Продолжение. Начало в № 2`2010

В двадцать девятой части статьи мы продолжаем изучение образцов VHDL-описаний элементов, основанных на использовании библиотечных примитивов, которые реализуются на базе соответствующих аппаратных ресурсов кристаллов программируемой логики серий Artix-7, Kintex-7 и Virtex-7. Основное внимание уделено шаблонам описаний компонентов, предназначенных для осуществления операций периферийного сканирования и обратного чтения конфигурационных данных в ПЛИС перечисленных семейств. Здесь же рассмотрены образцы описаний элементов входной и выходной задержки, а также входных последовательно-параллельных и выходных параллельно-последовательных преобразователей, представленных в составе кристаллов программируемой логики указанных серий.

Инструментальные средства разработки и отладки цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на основе ПЛИС FPGA фирмы Xilinx серии Kintex-7 , (Компоненты и технологии №5'2012)

Статья знакомит с инструментальными комплектами Avnet Kintex-7 FPGA DSP Kit with High-Speed Analog, Xilinx Kintex-7 Mini Module Plus Kit, Power Module для инструментального комплекта Xilinx Kintex-7 Mini Module Plus Kit. Комплекты предназначены, прежде всего, для разработки и аппаратной отладки высокоскоростных устройств цифровой обработки сигналов (ЦОС), реализуемых на базе кристаллов программируемой логики серии Kintex-7, совместно с аналоговой частью систем ЦОС. Этот комплект можно эффективно применять в процессе проектирования высокопроизводительных систем сбора и обработки данных, тестового и измерительного оборудования, различных функциональных блоков радиолокационных систем, а также проводных и беспроводных телекоммутационных систем, включая устройства обработки и передачи видеоизображения.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №5'2012)

Продолжение. Начало в № 2`2010

Двадцать восьмая часть статьи представляет образцы VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики серий Artix-7, Kintex-7 и Virtex-7. В этой части приведена информация о шаблонах описания аналого-цифрового модуля XADC и элементов, применяемых в составе систем формирования и распределения сигналов синхронизации ПЛИС перечисленных семейств.

Инструментальные средства разработки и отладки цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на основе ПЛИС FPGA фирмы Xilinx серии Kintex-7 , (Компоненты и технологии №4'2012)

В 2012 году фирма Xilinx приступает к серийному производству кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array) нового поколения. Оно представлено тремя сериями ПЛИС — Artix-7, Kintex-7 и Virtex-7, которые выпускаются по High-K Metal Gate (HKMG) технологии 28 нм. Особенности архитектуры, функциональные возможности ПЛИС и состав этих семейств были подробно рассмотрены ранее в № 12`2010. Полная информация о ресурсах, электрических и временных параметрах и режимах эксплуатации кристаллов перечисленных серий содержится в изданиях, перечисленных в списке литературы в конце статьи.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite , (Компоненты и технологии №4'2012)

В двадцать седьмой части статьи завершается изучение шаблонов VHDL-описаний элементов, построенных на основе экземпляров библиотечных примитивов, реализуемых на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-6 LXT, Virtex-6 CXT, Virtex-6 SXT и Virtex-6 HXT. В этой части рассмотрены образцы описаний входного программируемого последовательно-параллельного и выходного параллельно-последовательного преобразователя данных, представленных в составе логических ячеек ввода/вывода ПЛИС серии Virtex-6. Кроме того, здесь же приведена информация о шаблонах описания различных вариантов двухпортовых ОЗУ и запоминающих устройств, функционирующих по принципу «первым вошел – первым вышел» (FIFO), конфигурируемых на базе модулей блочной памяти Block RAM кристаллов перечисленных семейств.

Продолжение. Начало в № 2`2010

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite, (Компоненты и технологии №3'2012)

Продолжение. Начало в № 2`2010.

В 26‑й части статьи мы продолжаем знакомиться с образцами VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, реализуемых на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-6 LXT, Virtex-6 CXT, Virtex-6 SXT и Virtex-6 HXT. В этой части представлены шаблоны описаний компонентов, предназначенных для формирования и распределения тактовых сигналов, а также для осуществления операций периферийного сканирования и обратного чтения конфигурационных данных в ПЛИС серии Virtex-6. Кроме того, здесь же рассмотрены образцы описаний функциональных моделей конфигурационных интерфейсов и элементов входной и выходной задержки, используемых в кристаллах перечисленных семейств.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 25. , (Компоненты и технологии №2'2012)

Продолжение. Начало в № 2`2010

В двадцать пятой части статьи завершается представление шаблонов VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, реализуемых на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT, Virtex-5 TXT и Virtex-5 FXT. В этой части рассмотрены образцы описаний элементов FIFO-памяти, конфигурируемых на базе модулей блочной памяти Block RAM, и модуля системного мониторинга ПЛИС серии Virtex-5. Кроме того, здесь приведена информация о шаблонах описаний секций цифровой обработки сигналов и комбинированных модулей управления синхронизацией, которые входят в состав архитектуры кристаллов программируемой логики семейств Virtex-6 LXT, Virtex-6 CXT, Virtex-6 SXT и Virtex-6 HXT.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 24, (Компоненты и технологии №1'2012)

Двадцать четвертая часть статьи продолжает ознакомление с шаблонами VHDL-описаний элементов, основанными на использовании экземпляров библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT, Virtex-5 TXT и Virtex-5 FXT. Основное внимание в этой части уделено образцам описаний элементов, применяемых для организации обратного чтения конфигурационных данных, входного триггера с удвоенной скоростью передачи данных и двумя входами синхронизации, а также различных вариантов конфигурирования модулей блочной памяти Block RAM, представленных в составе архитектуры ПЛИС серии Virtex-5. Кроме того, здесь же рассмотрены шаблоны описаний входных преобразователей последовательного кода в параллельный и элементов программируемой входной и выходной задержки.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 9, (Компоненты и технологии №12'2011)

В заключительной части статьи представлен обзор модулей расширения мезонинного типа, выполняющих операции высокоскоростного аналого-цифрового и цифро-аналогового преобразования сигналов, различных производителей. Приводится краткая информация о модулях АЦП и ЦАП, выпускаемых компаниями Curtiss-Wright Controls Embedded Computing и HiTech Global, LLC, которые соответствуют спецификации стандарта FMC (FPGA Mezzanine Card, ANSI/VITA 57.1). Эти модули позволяют адаптировать рассмотренные ранее отладочные платы на основе кристаллов программируемой логики фирмы Xilinx серий Virtex-6 и Spartan-6 для решения задач цифровой обработки сигналов (ЦОС).

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite.
Часть 23
, (Компоненты и технологии №12'2011)

В двадцать третьей части статьи завершается изучение шаблонов VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые реализуются на базе соответствующих аппаратных ресурсов ПЛИС серии Virtex-4. В этой части рассмотрены образцы описаний запоминающих устройств FIFO, конфигурируемых на основе модулей блочной памяти Block RAM кристаллов программируемой логики семейств Virtex-4 LX, Virtex-4 SX и Virtex-4 FX [34–43]. Здесь же приведена информация о шаблонах описаний компонентов, предназначенных для применения в составе проектов, реализуемых на базе ПЛИС серии Virtex-5.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 8, (Компоненты и технологии №11'2011)

Восьмая часть статьи представляет дополнительную информацию о функциональных возможностях, характеристиках и архитектуре остальных многоканальных модулей расширения мезонинного типа, выполняющих функции аналого-цифрового преобразования сигналов, выпускаемых компанией 4DSP. Кроме модулей расширения, содержащих АЦП и ЦАП, которые отличаются сочетанием высокого разрешения и повышенной скорости преобразования сигналов (они были рассмотрены во второй и третьей частях статьи), компания 4DSP производит еще несколько типов модулей аналого-цифрового преобразования с меньшей разрядностью или производительностью. Эти модули также можно использовать совместно с отладочными платами на основе кристаллов программируемой логики фирмы Xilinx серий Virtex-6 и Spartan-6 для реализации устройств цифровой обработки сигналов, не требующих одновременного достижения предельных значений частоты дискретизации и максимального разрешения при выполнении операций аналого-цифрового преобразования.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 22, (Компоненты и технологии №11'2011)

Продолжение. Начало в № 2`2010

Двадцать вторая часть статьи продолжает представление образцов VHDLописаний элементов, основанных на использовании экземпляров библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-4 LX, Virtex-4 SX и Virtex-4 FX [34–43]. В этой части приведена информация о шаблонах описаний компонентов, осуществляющих калибровку элементов входной задержки, входных и выходных преобразователей последовательного кода в параллельный и параллельного кода в последовательный, входящих в состав логических ресурсов ввода/вывода ПЛИС серии Virtex-4. Рассмотрены также образцы описаний различных вариантов конфигурирования модулей блочной памяти Block RAM кристаллов программируемой логики указанных семейств.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 7, (Компоненты и технологии №10'2011)

В седьмой части статьи рассмотрены функциональные возможности инструментального комплекта общего назначения Xilinx Spartan-6 FPGA LX75T Development Kit, который легко адаптируется для разработки и последующей аппаратной отладки устройств цифровой обработки сигналов. Основное внимание уделено характеристикам и особенностям архитектуры отладочного модуля Xilinx Spartan-6 FPGA LX75T Development Board.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 21, (Компоненты и технологии №10'2011)

В 21-й части статьи мы продолжим изучение образцов VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-4 LX, Virtex-4 SX и Virtex-4 FX [34–43]. Представлены шаблоны описаний компонентов, применяемых в составе блоков синхронизации разрабатываемых устройств и для организации периферийного сканирования в ПЛИС серии Virtex-4. Рассмотрены образцы описаний входных и выходных регистров с удвоенной скоростью передачи данных, а также элементов программируемой входной задержки.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 6, (Компоненты и технологии №9'2011)

В шестой части статьи представлена информация об инструментальном комплекте общего назначения Xilinx Spartan-6 LX16 Evaluation Kit, который выпускает компания Avnet. Его совместно с модулями расширения АЦП и ЦАП можно применять для реализации устройств цифровой обработки сигналов. Рассмотрены функциональные возможности и архитектура отладочного модуля Xilinx Spartan-6 LX16 Evaluation Board.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 20, (Компоненты и технологии №9'2011)

Двадцатая часть статьи завершает ознакомление с образцами VHDLописаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-6 LX и Spartan-6 LXT. Рассмотрены шаблоны описаний 6-входовых функциональных генераторов и сдвиговых регистров, конфигурируемых на базе таблиц преобразования LUT ПЛИС указанных семейств. В этой же части представлены образцы описаний компонентов, основанные на использовании библиотечных примитивов, предназначенных для применения в составе проектируемых устройств, реализуемых на основе кристаллов серии Virtex-4.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 5, (Компоненты и технологии №8'2011)

Кроме специализированных отладочных средств, представленных в предыдущих частях статьи, компания Avnet предлагает инструментальные комплекты на основе кристаллов программируемой логики фирмы Xilinx серий Spartan-6 и Virtex-6. Они предназначены для разнообразных областей применения, в том числе и для реализации устройств цифровой обработки сигналов. Отладочные платы, входящие в состав этих комплектов, обладают не столь внушительными функциональными возможностями, как специализированные модули, рассмотренные ранее, но отличаются существенно меньшей стоимостью. При этом наличие разъемов расширения мезонинного типа, соответствующего спецификации стандарта FMC, позволяет легко адаптировать эти инструментальные модули общего назначения для решения задач аппаратной отладки устройств ЦОС.

Пятая часть статьи знакомит с функциональными возможностями инструментального комплекта общего назначения Xilinx Virtex-6 LX130T Evaluation Kit, который можно эффективно применять совместно с модулями АЦП и ЦАП для разработки и последующей отладки устройств цифровой обработки сигналов.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 19, (Компоненты и технологии №8'2011)

В девятнадцатой части статьи мы продолжим изучение образцов VHDLописаний элементов, выполненных на основе экземпляров библиотечных примитивов, реализуемых на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-6 LX и Spartan-6 LXT. Представлена подробная информация о шаблонах описаний элементов блочной и распределенной оперативной памяти, схемы ускоренного переноса и пятивходовых функциональных генераторов, конфигурируемых на базе таблиц преобразования LUT ПЛИС указанных семейств.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 4, (Компоненты и технологии №7'2011)

В четвертой части статьи рассматриваются функциональные возможности специализированного инструментального комплекта Spartan-6/OMAP Co-Processing Development Kit, выпускаемого компанией Avnet.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 18, (Компоненты и технологии №7'2011)

Продолжение. Начало в № 2`2010

Восемнадцатая часть статьи продолжает ознакомление с шаблонами VHDLописаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-6 LX и Spartan-6 LXT [22–32].

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 3, (Компоненты и технологии №6'2011)

Продолжение. Начало в № 4`2011

В третьей части статьи рассказано о функциональных возможностях модулей расширения, выполняющих функции аналого-цифрового и цифро-аналогового преобразования сигналов, которые выпускаются компанией 4DSP и могут применяться совместно с инструментальным комплектом Xilinx Virtex-6 DSP Development Kit, рассмотренным в предыдущей части.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 17, (Компоненты и технологии №6'2011)

В семнадцатой части статьи представлена информация о шаблонах VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-6 LX и Spartan-6 LXT [22–32]. Образцы описаний указанных элементов сосредоточены в разделе Spartan-6 каталога Device Primitive Instantiation шаблонов языка VHDL. Структура этого раздела включает в себя те же подразделы, что и каталог Spartan-3, рассмотренный ранее (рис. 51, КиТ № 8`2010, стр. 101). Содержание большинства шаблонов раздела Spartan-6 совпадает с текстом одноименных шаблонов, рассмотренных ранее при изучении образцов VHDL-описаний компонентов, содержащихся в папках Spartan-3, Spartan-3A и Spartan-3A DSP. Поэтому далее приводятся сведения только о тех шаблонах, которые отсутствуют в этих папках.

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 2, (Компоненты и технологии №5'2011)

Во второй части статьи приведена информация о функциональных возможностях инструментального комплекта Xilinx Virtex-6 DSP Development Kit и комбинированных модулях расширения, выполняющих функции аналого-цифрового и цифро-аналогового преобразования сигналов, которые могут эффективно использоваться совместно с этим комплектом.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 16, (Компоненты и технологии №5'2011)

Шестнадцатая часть статьи завершает ознакомление с образцами VHDL-описаний элементов, выполненных на основе библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-3A и Spartan-3AN [8, 9, 19, 20]. В этой же части приведена информация о шаблонах описаний компонентов, основанных на применении библиотечных примитивов, реализуемых в ПЛИС семейств Spartan-3A DSP и Spartan-3E [7, 19, 20].

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6, (Компоненты и технологии №4'2011)

Развивая технологию производства нового поколения кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array), предварительная информация о которых была представлена в [1], фирма Xilinx одновременно наращивает объемы промышленного выпуска ПЛИС серий Virtex-6 и Spartan-6. Функциональные возможности и особенности архитектуры кристаллов этих семейств, рассмотренные в [2, 3, 4], позволяют в настоящее время в полной мере удовлетворить требования к элементной базе, предъявляемые разработчиками цифровых устройств и встраиваемых микропроцессорных систем различного назначения. В частности, ПЛИС указанных серий могут эффективно применяться для реализации высокопроизводительных устройств цифровой обработки сигналов (ЦоС).

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 15, (Компоненты и технологии №4'2011)

В пятнадцатой части статьи продолжается изучение образцов VHDL-описаний элементов, выполненных на основе библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-3A и Spartan-3AN.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 14, (Компоненты и технологии №3'2011)

Четырнадцатая часть статьи завершает ознакомление с шаблонами VHDL описаний элементов, выполненных на основе библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейства Spartan-3. В этой части рассмотрены образцы описаний сдвиговых регистров, конфигурируемых на основе таблиц преобразования LUT (Look-Up Table) в ПЛИС указанного семейства. Кроме того, здесь же приведена информация о шаблонах описания компонентов, основанных на применении библиотечных примитивов, реализуемых в кристаллах про граммируемой логики семейств Spartan-3A и Spartan-3AN.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 13, (Компоненты и технологии №2'2011)

В тринадцатой части статьи продолжается изучение шаблонов VHDL-описаний элементов, которые выполнены на основе библиотечных примитивов, предназначенных для непосредственной реализации на базе соответствующих аппаратных ресурсов ПЛИС семейства Spartan-3 [1, 19, 20]. Рассмотрены образцы описания функциональных генераторов с различным количеством входов, реализуемых на базе таблиц преобразования LUT (Look-Up Table), которые представлены в составе секций Slice конфигурируемых логических блоков CLB кристаллов указанного семейства. Кроме того, в этой части приведена подробная информация о шаблонах описания мультиплексоров, предназначенных для коммутации выходов таблиц преобразования LUT в секциях и конфигурируемых логических блоках ПЛИС семейства Spartan-3.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 12, (Компоненты и технологии №1'2011)

Двенадцатая часть статьи знакомит с образцами VHDL-описаний постоянных запоминающих устройств, реализуемых на основе ресурсов распределенной памяти кристаллов программируемой логики семейства Spartan-3. Здесь же приведена информация о шаблонах описания триггеров с динамическим и потенциальным управлением. Кроме того, рассмотрены образцы описаний элементов, реализуемых на базе логики ускоренного переноса ПЛИС указанного семейства.

Особенности архитектуры нового поколения ПЛИС с архитектурой FPGA фирмы Xilinx, (Компоненты и технологии №12'2010)

В текущем году фирма Xilinx приступила к серийному выпуску последних семейств ПЛИС, относящихся к сериям Virtex-6 и Spartan-6, информация о которых была представлена в [1–3]. Вместе с тем, подтверждая статус ведущего производителя кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array), фирма Xilinx сообщила о разработке нового поколения ПЛИС, производство которых должно начаться в следующем, 2011 году. Цель этой статьи — ознакомление разработчиков с наиболее существенными особенностями, основными характеристиками и составом новых серий ПЛИС.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 11, (Компоненты и технологии №12'2010)

В одиннадцатой части статьи завершается изучение шаблонов VHDL-описаний 2-портовых ОЗУ, реализуемых на основе ресурсов блочной памяти Block RAM кристаллов программируемой логики семейства Spartan-3. Рассмотрены также образцы описания различных вариантов конфигурирования модуля блочной памяти ПЛИС указанного семейства в виде элемента 1-портового ОЗУ. Здесь же приведена подробная информация о шаблонах описаний элементов распределенной оперативной памяти.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 10, (Компоненты и технологии №11'2010)

Десятая часть статьи продолжает обзор шаблонов VHDL-описаний двухпортовых ОЗУ, выполняемых на основе ресурсов блочной памяти Block RAM кристаллов программируемой логики семейства Spartan-3. В этой части рассматриваются образцы описаний элементов оперативной памяти, в которых два порта предоставляют возможность одновременной работы с различной разрядностью слов данных.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР  ISE Design Suite. Часть 9, (Компоненты и технологии №10'2010)

В девятой части статьи приводится подробная информация о шаблонах VHDL-описаний элементов двухпортовых оперативных запоминающих устройств, реализуемых на основе ресурсов блочной памяти Block RAM кристаллов программируемой логики семейства Spartan-3. Все рассматриваемые шаблоны являются образцами применения соответствующих примитивов, предоставляемых библиотекой UNISIM.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 8, (Компоненты и технологии №9'2010)

В восьмой части статьи продолжается изучение шаблонов VHDL-описаний компонентов, выполненных на основе библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики с архитектурой FPGA семейства Spartan-3 [1, 6]. Рассматриваются образцы описаний компонентов, применяемых для осуществления операций периферийного сканирования и обратного считывания данных, входных, выходных и двунаправленных буферных элементов, а также входных и выходных триггеров, поддерживающих режим удвоенной скорости записи и чтения информации.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 7, (Компоненты и технологии №8'2010)

Седьмая часть статьи завершает ознакомление с шаблонами VHDL-описаний компонентов, основанных на использовании библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов ПЛИС семейств CPLD [1]. Здесь рассматриваются образцы описаний основных вариантов конфигурации триггеров с динамическим и потенциальным управлением (защелок), которые представлены в составе макроячеек кристаллов программируемой логики с архитектурой CPLD. Кроме того, в этой же части приводится информация о шаблонах описания компонентов, реализуемых на основе специализированных ресурсов ПЛИС семейства Spartan-3 [1, 6]. В том числе представлены образцы VHDL-описаний аппаратных умножителей и элементов, предназначенных для коммутации и формирования тактовых сигналов в кристаллах программируемой логики с архитектурой FPGA указанного семейства.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 6, (Компоненты и технологии №7'2010)

В шестой части статьи представлены шаблоны описаний элементов оперативной памяти с различной организацией выборки данных, реализуемых на базе ресурсов блочной памяти Block RAM кристаллов программируемой логики с архитектурой FPGA [1] семейств Virtex-6 LXT, Virtex-6 CXT, Virtex-6 SXT и Virtex-6 HXT [11, 13]. Кроме того, здесь же приводится информация о шаблонах описания компонентов, выполненных на основе библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов ПЛИС семейств CPLD.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 5, (Компоненты и технологии №6'2010)

Пятая часть статьи завершает ознакомление с образцами применения библиотечных макросов, представленных в папке Device Macro Instantiation, которые предназначены для описания компонентов разрабатываемых устройств, реализуемых на базе ресурсов блочной памяти Block RAM кристаллов программируемой логики с архитектурой FPGA [1] семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT и Virtex-5 FXT [10]. Кроме того, в данной части рассматриваются шаблоны описания элементов, выполняемых на основе аппаратных секций цифровой обработки сигналов DSP48E1 в ПЛИС серии Virtex-6 [11, 13].

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 4, (Компоненты и технологии №5'2010)

Продолжаем ознакомление с образцами использования библиотечных макросов, представленных в папке Device Macro Instantiation, которые предназначены для описания элементов разрабатываемых устройств, реализуемых на базе специализированных аппаратных блоков кристаллов программируемой логики с архитектурой FPGA [1]. В этой, четвертой части статьи приводится информация о шаблонах описания компонентов, применяемых в процессе проектирования устройств на базе ПЛИС семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT и Virtex-5 FXT [10].

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 3, (Компоненты и технологии №4'2010)

В третьей части статьи рассматриваются образцы применения библиотечных макросов, предназначенных для описания элементов проектируемых устройств, реализуемых на базе специализированных аппаратных блоков кристаллов программируемой логики с архитектурой FPGA, которые находятся в папке Device Macro Instantiation. Основное внимание уделяется шаблонам описания компонентов, предназначенных для реализации на базе ПЛИС семейств Spartan-6 LX и Spartan-6 LXT.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 2, (Компоненты и технологии №3'2010)

Вторая часть статьи завершает описание шаблонов наиболее часто используемых базовых конструкций языка VHDL, расположенных в папке Common Constructs. В этой части рассматриваются шаблоны функций преобразования типов данных, создания ссылок на требуемые библиотеки и используемые пакеты этих библиотек, основных операторов, выражений декларации интерфейсных портов, предопределенных атрибутов, а также конструкций, предназначенных для определения функций и процедур и их вызова.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 1, (Компоненты и технологии №2'2010)

Языки описания аппаратуры HDL (Hardware Description Language) в настоящее время являются основным средством представления цифровых устройств при их проектировании. В значительной степени это обусловлено широким применением программируемых логических интегральных схем (ПЛИС) в качестве элементной базы для создания цифровых систем, а также постоянным совершенствованием соответствующих инструментов синтеза и средств HDL-моделирования. Кроме того, при реализации больших проектов на базе современных ПЛИС проявляются ограничения схемотехнического метода описания цифровых устройств, которые снимаются при использовании языков высокого уровня VHDL и Verilog. Эти ограничения наиболее заметны при использовании кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array) .

Новое семейство высокопроизводительных ПЛИС с архитектурой FPGA фирмы Xilinx Virtex-6 HXT, (Компоненты и технологии №1'2010)

Продолжая развитие новой серии высокопроизводительных кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array) [1] Virtex-6, фирма Xilinx объявила о скором выпуске следующего семейства ПЛИС — Virtex-6 HXT. Представители данного семейства позиционируются, в первую очередь, в качестве перспективной элементной базы для реализации устройств и систем, применяемых в составе высокоскоростных сетей передачи данных. Наличие в составе кристаллов семейства Virtex-6 HXT последовательных сверхскоростных приемопередатчиков следующего поколения обеспечивает возможность поддержки наиболее часто используемых протоколов мультигигабитных сетей Ethernet.

Разработка устройств питания для ПЛИС фирмы Xilinx на основе интегральных стабилизаторов напряжения, выпускаемых компанией National Semiconductor. Часть III, (Компоненты и технологии №12'2009)

В третьей части статьи представлена информация о рекомендуемых микросхемах компании National Semiconductor для применения в составе узлов питания кристаллов программируемой логики фирмы Xilinx семейств Virtex-4 LX, Virtex-4 SX, Virtex-4 FX, Virtex-II, Virtex-II Pro, Virtex-E и Virtex. Для каждого из этих семейств приводится пример типовой схемы питания ПЛИС. Здесь также кратко рассмотрены возможные варианты реализации источников опорного напряжения, используемого во входных цепях блоков ввода/вывода ПЛИС при их конфигурировании в соответствии с низковольтными цифровыми сигнальными стандартами, и напряжения согласования на базе интегральных стабилизаторов компании National Semiconductor. Кроме того, в заключительной части приводятся сведения о супервизорах напряжения, которые могут быть включены в состав узлов питания кристаллов программируемой логики фирмы Xilinx.

Разработка устройств питания для ПЛИС фирмы Xilinx на основе интегральных стабилизаторов напряжения, выпускаемых компанией National Semiconductor. Часть II, (Компоненты и технологии №11'2009)

Во второй части статьи рассматривается табличный метод выбора компонентов, выпускаемых компанией National Semiconductor, для разработки узлов питания кристаллов программируемой логики фирмы Xilinx. Для каждого из поддерживаемых семейств ПЛИС приводится информация о рекомендуемых микросхемах компании National Semiconductor, а также типовые схемы узлов питания, которые выпускаются на их основе.

Разработка устройств питания для ПЛИС фирмы Xilinx на основе интегральных стабилизаторов напряжения, выпускаемых компанией National Semiconductor. Часть I, (Компоненты и технологии №10'2009)

Процесс разработки цифровых устройств или встраиваемых микропроцессорных систем на основе кристаллов программируемой логики фирмы Xilinx в общем случае можно условно разбить на три стадии. Первая стадия включает в себя выполнение основных этапов внутрикристального проектирования, рассмотренных в [1, 2]. На второй стадии проводится аппаратная отладка проекта с помощью инструментальных модулей, в число которых, в частности, входят отладочные платы, представленные разделе Литература. Заключительная стадия, присутствующая, как правило, в большинстве случаев, за исключением применения готовых инструментальных модулей для реализации проектируемого устройства или системы, представляет собой этап разработки соответствующей схемы питания ПЛИС, на основе которой выполняется это устройство или система.

Особенности архитектуры нового поколения ПЛИС FPGA фирмы Xilinx серии Spartan-6, (Компоненты и технологии №9'2009)

В предыдущем номере журнала была представлена новая серия ПЛИС с архитектурой FPGA фирмы Xilinx — Virtex-6 [1], элементы которой сегодня обладают максимальной производительностью, а также наиболее широким спектром функциональных возможностей, отличаясь при этом низкой потребляемой мощностью. Одновременно с выпуском кристаллов ПЛИС семейств Virtex-6 LXT и Virtex-6 SXT начато производство еще одной перспективной серии ПЛИС — Spartan-6.

Особенности архитектуры нового поколения высокопроизводительных ПЛИС FPGA фирмы Xilinx серии Virtex-6 , (Компоненты и технологии №8'2009)

Несмотря на изменения в динамике развития современной цифровой микроэлектроники, обусловленные влиянием мирового экономического кризиса, фирма Xilinx продолжает уверенно занимать лидирующую позицию на рынке ПЛИС. Подтверждением этому стал выпуск в начале текущего года двух новых серий кристаллов с архитектурой FPGA — Virtex-6 и Spartan-6. Данные серии ПЛИС являются результатом постоянного совершенствования технологии производства кристаллов программируемой логики и внедрения новых архитектурных решений.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP48E в ПЛИС FPGA серии Virtex-5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE. Продолжение, (Компоненты и технологии №7'2009)

В шестой части статьи завершается изучение процесса разработки компонентов высокоскоростных устройств ЦОС, предназначенных для реализации на базе аппаратных секций DSP48E в ПЛИС с архитектурой FPGA [1] семейств Virtex-5 LX, Virtex-5 LXT, Virtex-5 SXT, Virtex-5 FXT и Virtex-5 TXT, осуществляемого с использованием «мастера» Architecture Wizard САПР серии Xilinx ISE [3, 4]. В этой части рассматривается процедура формирования описаний элементов, выполняющих операции умножения с накоплением (вычитанием) с расширенным набором функциональных возможностей. Для каждого варианта структуры указанных элементов, предоставляющего соответствующие дополнительные возможности, приведены примеры сгенерированных описаний, предназначенных для реализации на основе кристаллов серии Virtex-5. Здесь же приведена краткая информация о разработке высокопроизводительных комплексных умножителей-накопителей на основе компонентов, создаваемых с помощью «мастера» Architecture Wizard.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP 48E в ПЛИС FPGA серии Virtex-5, с помощью мастера Architecture Wizard САПР серии Xilinx ISE, (Компоненты и технологии №6'2009)

В пятой части статьи продолжается изучение процесса формирования компонентов высокопроизводительных устройств ЦОС, реализуемых на базе аппаратных секций DSP 48E в ПЛИС с архитектурой FPGA семейств Virtex+5 LX, Virtex+5 LXT, Virtex+5 SXT, Virtex-5 FXT и Virtex+5 TXT, выполняемого с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE. Основное внимание уделяется рассмотрению процедуры подготовки описаний высокоскоростных элементов, выполняющих операции умножения с накоплением (вычитанием). Для каждого варианта операции, выполняемой аккумулятором в указанных элементах, приводятся примеры сформированных описаний, предназначенных для реализации на основе кристаллов серии Virtex+5.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP48E в ПЛИС FPGA серии Virtex-5, с помощью ≪мастера≫ Architecture Wizard САПР серии Xilinx ISE. Часть IV, (Компоненты и технологии №5'2009)

Четвертая часть статьи продолжает ознакомление с процессом подготовки компонентов высокоскоростных устройств обработки сигналов ЦОС, реализуемых на базе аппаратных секций DSP48E в ПЛИС FPGA [1] серии Virtex+5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE [3, 4]. В этой части рассматривается процедура генерации описаний умножителей, обладающих высоким быстродействием, и приводятся примеры типовых элементов, выполняющих операцию умножения, с различной структурой. Здесь же приведены краткие сведения о разработке высокопроизводительных комплексных умножителей на основе элементов, формируемых с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP48E в ПЛИС FPGA серии Virtex-5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE, (Компоненты и технологии №4'2009)

Формирование описаний сумматоров и вычитающих устройств, реализуемых на базе аппаратных секций DSP48E в ПЛИС FPGA серии Virtex-5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть IV, (Компоненты и технологии №3'2009)

Четвертая часть завершает описание процедуры подготовки компонентов, генерируемых с помощью параметризированных модулей Xilinx CORE Generator Tool, которые предназначены для аппаратной отладки цифровых устройств и встраиваемых микропроцессорных систем, реализуемых на основе ПЛИС с архитектурой FPGA. В данной части рассматривается формирование описаний элементов, предоставляющих возможность применения логических анализаторов компании Agilent Technologies в процессе внутрикристальной отладки.

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть III, (Компоненты и технологии №2'2009)

Разработка описаний компонентов, предоставляющих возможность использования виртуальных входов и выходов в процессе аппаратной отладки проектируемого устройства, на основе параметризированного модуля Virtual Input/Output с помощью средств Xilinx CORE Generator.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP48E в ПЛИС FPGA серии Virtex;5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE , (Компоненты и технологии №1'2009)

Подготовка описаний аккумуляторов, реализуемых на базе аппаратных секций DSP48E в ПЛИС FPGA серии Virtex-5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE.

Разработка компонентов устройств ЦОС, реализуемых на базе аппаратных модулей DSP48E в ПЛИС FPGA серии Virtex-5, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE , (Компоненты и технологии №12'2008)

Постоянный рост быстродействия и внедрение новых специализированных аппаратных модулей в состав архитектуры ПЛИС современных семейств FPGA (Field Programmable Gate Array), выпускаемых фирмой Xilinx [1], позволяют рассматривать их в качестве перспективной элементной базы для разработки высокоскоростных устройств цифровой обработки сигналов. Наиболее высокими техническими характеристиками обладают кристаллы серии Virtex-5, которые пришли на смену ПЛИС семейств предыдущего поколения — Virtex-4. Одним из существенных преимуществ кристаллов серии Virtex-5, представленных в [2], является применение усовершенствованных аппаратных секций цифровой обработки сигналов (ЦОС) DSP48E. В статье рассматриваются различные методы подготовки описаний основных компонентов высокоскоростных устройств ЦОС, реализуемых на базе данных аппаратных модулей, в САПР серии Xilinx ISE (Integrated Synthesis Environment-Integrated Software Environment) [3, 4]. При этом основное внимание уделяется способу, основанному на использовании «мастера» Architecture Wizard, который входит в состав указанных средств проектирования.

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть II, (Компоненты и технологии №12'2008)

В предыдущей публикации цикла, посвященного вопросам аппаратной внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на базе ПЛИС фирмы Xilinx с архитектурой FPGA (Field Programmable Gate Array), были представлены функциональные возможности и структура комплекса программных средств ChipScope Pro, а также методы его применения. Продолжение обзора, начатого в №11-2008.

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть I, (Компоненты и технологии №11'2008)

В предыдущей публикации цикла, посвященного вопросам аппаратной внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на базе ПЛИС фирмы Xilinx с архитектурой FPGA (Field Programmable Gate Array) [2], были представлены функциональные возможности и структура комплекса программных средств ChipScope Pro, а также методы его применения.

Средства внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, разрабатываемых на базе ПЛИС с архитектурой FPGA фирмы Xilinx — ChipScope Pro, (Компоненты и технологии №10'2008)

Основные этапы процесса проектирования цифровых устройств и встраиваемых микропроцессорных систем на основе ПЛИС с архитектурой FPGA (Field Programmable Gate Array) [1], выпускаемых фирмой Xilinx, подробно рассмотрены на страницах журнала [2–12] и в книгах [13, 14]. После их выполнения разработчики достаточно часто сталкиваются с необходимостью аппаратной отладки разрабатываемых устройств и систем.

Инструментальный модуль компании Avnet для отладки проектов встраиваемых систем, разрабатываемых на базе нового семейства ПЛИС FPGA фирмы Xilinx Virtex-5 FXT, (Компоненты и технологии №9'2008)

В начале текущего года фирма Xilinx приступила к серийному выпуску нового семейства ПЛИС с архитектурой FPGA — Virtex,5 FXT. Кристаллы данного семейства в отличие от других ПЛИС серии Virtex,5 обладают не только наиболее разнообразным комплектом встроенных аппаратных модулей, включая микропроцессорные ядра и высокоскоростные приемопередатчики, но и большим объемом специализированных ресурсов, присутствующих в семействах Virtex,5 LX, Virtex,5 LXT, Virtex,5 SXT. Поэтому Virtex,5 FXT предназначено в первую очередь для реализации высокопроизводительных встраиваемых микропроцессорных систем, телекоммутационных устройств с высоким быстродействием, сверхскоростных систем передачи, приема и обработки данных.

Новый инструментальный комплект от компании Avnet на основе ПЛИС FPGA семейства Spartan-3A фирмы Xilinx, (Компоненты и технологии №8'2008)

Активно увеличивая объемы выпуска ПЛИС семейств Spartan-3A и Spartan-3AN, фирма Xilinx непрерывно совершенствует технологию их производства. Одним из заметных результатов этого процесса в настоящем году стало существенное (практически двукратное) снижение стоимости кристаллов этих семейств. Оптимальное сочетание низкой стоимости и высоких технических характеристик ПЛИС указанных семейств позволяет производителю позиционировать их в качестве наиболее перспективной элементной базы цифровых устройств. Данные кристаллы предназначены, прежде всего, для всестороннего использования в составе серийно выпускаемой аппаратуры. В ряде случаев ПЛИС семейств Spartan-3A и Spartan-3AN можно применять в качестве эффективной замены специализированных интегральных схем ASIC (application-specific IC).

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 19, (Компоненты и технологии №8'2008)

Способы подготовки файлов, предназначенных для инициализации содержимого элементов запоминающих устройств, формируемых с помощью генератора параметризированных модулей CORE Generator

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 18, (Компоненты и технологии №7'2008)

Пример описания элемента запоминающего устройства FIFO с раздельными сигналами синхронизации портов записи и чтения данных, сформированного с помощью параметризированного модуля FIFO Generator версии v4.1 для последующей реализации на основе блочной памяти ПЛИС Block SelectRAM.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 17, (Компоненты и технологии №6'2008)

Пример описания элемента запоминающего устройства FIFO с одним сигналом синхронизации портов записи и чтения данных, сформированного с помощью параметризированного модуля FIFO Generator версии v4.1 для последующей реализации на базе ресурсов распределенной памяти ПЛИС

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 16, (Компоненты и технологии №5'2008)

Основные характеристики параметризированного модуля FIFO Generator, предназначенного для генерации описаний элементов запоминающих устройств, функционирующих по принципу FIFO.

Разработка базовых компонентов цифровых устройств, с помощью генератора параметризированных модулей CORE Generator, (Компоненты и технологии №4'2008)

Генерация элементов контекстно-адресуемых (ассоциативных) запоминающих устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, на основе параметризированного модуля Content Addressable Memory версии v5.1 с помощью средств CORE Generator

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 14, (Компоненты и технологии №3'2008)

Формирование описаний элементов, предназначенных для выполнения операций поворота вектора на заданный угол и преобразования координат вектора методами CORDIC, средствами генератора параметризированных модулей CORE Generator

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 13, (Компоненты и технологии №2'2008)

Продолжение цикла статей по разработке базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx. Подготовка описаний элементов, предназначенных для вычисления значений тригонометрических и гиперболических функций методами CORDIC, средствами генератора параметризированных модулей CORE Generator

*Измеритель частоты цифровых сигналов, выполненный на основе микропроцессорного ядра семейства PicoBlaze и реализуемый на базе инструментального комплекта Spartan-3E Starter Kit фирмы Xilinx, (Компоненты и технологии №1'2008)

Предлагаемая вниманию читателей статья продолжает серию публикаций, начатую в журнале «Компоненты и технологии». Она знакомит с проектами встраиваемых микропроцессорных систем различного назначения, выполненными на основе конфигурируемых микропроцессорных ядер фирмы Xilinx семейств PicoBlaze и MicroBlaze. В настоящей статье рассматривается структура микропрограммного обеспечения измерителя частоты цифровых сигналов.

*Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator, (Компоненты и технологии №1'2008)

Подготовка описаний элементов, предназначенных для вычисления значений тригонометрических функций (синуса и косинуса) табличным способом, с помощью генератора параметризированных модулей CORE Generator

Измеритель частоты цифровых сигналов, выполненный на основе микропроцессорного ядра семейства PicoBlaze и реализуемый на базе инструментального комплекта Spartan-3E Starter Kit фирмы Xilinx, (Компоненты и технологии №12'2007)

Предлагаемая вниманию читателей статья продолжает серию публикаций, начатую в журнале «Компоненты и технологии». Она знакомит с проектами встраиваемых микропроцессорных систем различного назначения, выполненными на основе конфигурируемых микропроцессорных ядер фирмы Xilinx семейств PicoBlaze и MicroBlaze. В настоящей статье рассматривается проект измерителя частоты цифровых сигналов, в структуру которого входит 8-разрядное микропроцессорное ядро семейства PicoBlaze, предназначенное для применения в кристаллах ПЛИС серий Spartan-3, Spartan-3E, Virtex-II, Virtex-IIPRO и Virtex-4. Этот проект наглядно демонстрирует возможность использования конфигурируемых ядер указанного семейства при разработке измерительных систем. Разработчики могут использовать рассматриваемое устройство или его отдельные модули исходного описания в процессе проектирования собственных систем и комплексов. Для аппаратной реализации проекта измерителя частоты цифровых сигналов используется инструментальный модуль Xilinx Spartan-3E Starter Board, входящий в состав стартового комплекта Spartan-3E Starter Kit, который уже был представлен в журнале «Компоненты и технологии».

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 11, (Компоненты и технологии №12'2007)

Параметризированный модуль Floating-Point Operator версии v3.0, характеристики которого были приведены в предыдущей части данной статьи, посвященной цифровым устройствам, реализуемым на базе ПЛИС FPGA фирмы Xilinx, позволяет формировать описания элементов, предназначенных для выполнения различных операций сравнения значений, представленных в формате с плавающей запятой. В последующих разделах настоящей публикации рассматриваются только три примера описаний указанных элементов, сгенерированных на основе этого ядра, которые соответствуют основным вариантам конфигурации компараторов. К ним относятся: программируемый компаратор, компаратор, формирующий на выходе код состояния, и компаратор с фиксированным типом операции сравнения значений.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 10, (Компоненты и технологии №11'2007)

Назначение и основные характеристики параметризированного модуля Floating_Point Operator версии v3.0 в ПЛИС FPGA фирмы Xilinx.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 9, (Компоненты и технологии №10'2007)

Генерация описаний комплексных умножителей на основе параметризированного модуля Complex Multiplier с помощью средств CORE Generator на базе ПЛИС FPGA фирмы Xilinx.

Новый инструментальный комплект Spartan-3A Starter Kit для практического освоения методов проектирования и отладки цифровых устройств с аппаратной и программной реализацией операций, реализуемых на основе ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №9'2007)

Фирма Xilinx®, подтверждая в очередной раз статус ведущего мирового производителя ПЛИС, представила в конце прошедшего и начале текущего года несколько новых семейств кристаллов с архитектурой FPGA (Field Programmable Gate Array), которые являются дальнейшим развитием наиболее перспективных серий Virtex™ и Spartan™. Серия Spartan пополнилась следующими тремя семействами ПЛИС: Spartan-3A, Spartan-3A DSP и Spartan-3AN. Кристаллы этих семейств, отличающиеся повышенным быстродействием, большим объемом стандартных логических ресурсов и специализированных встроенных аппаратных блоков при относительно невысокой стоимости, ориентированы в первую очередь на применение в серийно выпускаемой аппаратуре.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 7, (Компоненты и технологии №9'2007)

Формирование описаний элементов, выполняющих операции умножения с накоплением, на основе параметризированного модуля Multiply Accumulator с помощью средств CORE Generator

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 4), (Компоненты и технологии №8'2007)

Разработка блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС семейств Spartan-3, Spartan-3L, Spartan-3E и Spartan-3A, с помощью «мастера» Architecture Wizard в соответствии с конфигурацией Clock Switching with Two DCM_SPs

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator . Часть 7, (Компоненты и технологии №8'2007)

Система условных обозначений интерфейсных портов в описаниях умножителей, создаваемых на основе параметризированного модуля Multiplier Generator с помощью средств CORE Generator

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 3), (Компоненты и технологии №7'2007)

Конфигурация Cascading in Series with Two DCM_SPs применяется, прежде всего, при создании блоков синхронизации, которые должны обеспечивать формирование такого количества выходных сигналов с различными значениями частоты, которое выходит за рамки возможностей модулей синхронизации с конфигурацией Single DCM_SP.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 6, (Компоненты и технологии №7'2007)

Для подготовки описаний сумматоров и вычитающих устройств в среде генератора параметризированных модулей CORE Generator применяется ядро Adder/Subtractor.

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 2), (Компоненты и технологии №6'2007)

В качестве примера блока синхронизации цифрового устройства далее приводится VHDL-описание модуля sys_clk_int, который предназначен для реализации на основе ПЛИС семейства Spartan-3E.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 5, (Компоненты и технологии №6'2007)

Для создания элементов, выполняющих поразрядные логические операции над входными данными предусмотрено три ядра.

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 1), (Компоненты и технологии №5'2007)

В процессе проектирования цифровых устройств и систем, реализуемых на базе кристаллов программируемой логики, перед разработчиком в большинстве случаев встает задача формирования некоторой сетки тактовых сигналов, которые необходимы для обеспечения стабильной согласованной работы отдельных узлов создаваемых устройств и систем.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 4, (Компоненты и технологии №5'2007)

Основным инструментом разработки мультиплексоров при использовании средств CORE Generator является параметризированный модуль Bit Multiplexer.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 3, (Компоненты и технологии №4'2007)

Элементы распределенной оперативной и постоянной памяти реализуются на основе таблиц преобразования LUT (Look-Up Table), которые входят в состав конфигурируемых логических блоков (Configurable Logic Block, CLB) ПЛИС семейств FPGA.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 2, (Компоненты и технологии №3'2007)

Для создания оперативных и постоянных запоминающих устройств, реализуемых на основе блочной памяти ПЛИС Block RAM, в составе генератора параметризированных модулей CORE Generator предусмотрено несколько видов соответствующих ядер.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. САПР серии Xilinx ISE. Часть 1, (Компоненты и технологии №2'2007)

В предыдущей публикации цикла, знакомящего с инструментами САПР серии Xilinx ISE™ (Integrated Synthesis Environment/Integrated Software Environment), которые повышают эффективность процесса разработки цифровых устройств на основе ПЛИС семейств FPGA (Field Programmable Gate Array) [1], были представлены характеристики, пользовательский интерфейс и методы использования генератора параметризированных модулей CORE Generator™ [2]. Этот инструмент позволяет в считанные минуты cформировать отлаженные узлы и функциональные блоки проектируемых устройств. В настоящей статье рассматриваются отличительные особенности, технические характеристики и параметры настройки параметризированных модулей базовых компонентов цифровых устройств, поддерживаемых средствами CORE Generator. Все рассматриваемые модули не требуют лицензии на их применение и могут использоваться в любой конфигурации САПР серии Xilinx ISE (ISE Foundation и ISE WebPack) [3, 4].

Проектирование цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с использованием средств CORE Generator, (Компоненты и технологии №1'2007)

Для создания требуемого ядра следует в первой колонке таблицы Function, расположенной на странице View by Function во встроенном окне выбора IP-ядер, открыть соответствующую функциональную группу параметризированных модулей.

Проектирование цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx с использованием средств CORE Generator, (Компоненты и технологии №12'2006)

В статье рассматриваются основные характеристики и пользовательский интерфейс средств CORE Generator версии 8.2, а также методика их применения в процессе разработки цифровых устройств и систем на основе ПЛИС семейств FPGA.

Цифровой генератор сигнала с перестраиваемой частотой, реализуемый на базе инструментального комплекта Spartan-3E Starter Kit фирмы Xilinx, (Компоненты и технологии №12'2006)

Исходный текст микропроцессорной программы на языке ассемблера для цифрового генератора сигнала с перестраиваемой частотой включает в себя следующие модули.

Цифровой генератор сигнала с перестраиваемой частотой, реализуемый на базе инструментального комплекта Spartan-3E Starter Kit фирмы Xilinx, (Компоненты и технологии №11'2006)

Настоящая статья открывает серию публикаций о наиболее интересными проектами, которые не только позволяют на практике познакомиться с возможностями инструментального модуля Xilinx Spartan#3E Starter Board, но и могут быть использованы в качестве шаблонов или прототипов в процессе разработки аналогичных устройств. В данной статье рассматривается проект цифрового генератора сигнала прямоугольной формы с перестраиваемой частотой.

Новый инструментальный комплект Spartan-3E Starter Kit для практического освоения методов проектирования встраиваемых микропроцессорных систем на основе ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №10'2006)

В конце 2005 года фирма Xilinx® приступила к серийному выпуску нового семейства ПЛИС с архитектурой FPGA (Field Programmable Gate Array) Spartan™-3E, которое отличается сочетанием высоких технических характеристик и относительно невысокой стоимости. Вслед за этим было начато производство инструментальных модулей различного назначения, основанных на базе кристаллов этого семейства. Применение готовых инструментальных средств позволяет значительно сократить суммарное время разработки проектируемого устройства, избежав при этом возможных ошибок, вносимых при изготовлении печатной платы и монтаже компонентов. Кроме того, отлаженные инструментальные модули облегчают процесс освоения новых методов и программных средств разработки систем на основе ПЛИС, в частности, систем на основе конфигурируемых микропроцессорных ядер. Наибольший интерес для эффективного изучения сквозного проектирования встраиваемых микропроцессорных систем на основе ядер семейств PicoBlaze™ [1–6] и MicroBlaze™ [1, 7–9] представляет новый инструментальный комплект Spartan-3E Starter Kit, который выполнен на основе ПЛИС XC3S500E. В настоящей публикации рассматриваются основные характеристики и структура аппаратного модуля Xilinx Spartan-3E Starter Board™, который входит в состав инструментального комплекта Spartan-3E Starter Kit™, а также даются краткие рекомендации по его применению.

Пример сквозного проектирования встраиваемой восьмиразрядной микропроцессорной системы на базе ядра семейства PicoBlaze, реализуемой на основе ПЛИС фирмы Xilinx. Часть 3, (Компоненты и технологии №9'2006)

После завершения процесса подготовки всех необходимых модулей исходного описания проекта на языке VHDL определяем выводы кристалла, к которым будет выполняться трассировка «внешних» цепей разрабатываемого контроллера. Чтобы указать требуемую привязку интерфейсных цепей контроллера к выводам ПЛИС, сформируем файл временных и топологических ограничений проекта.

Пример сквозного проектирования встраиваемой восьмиразрядной микропроцессорной системы на базе ядра семейства PicoBlaze, реализуемой на основе плис фирмы Xilinx. Часть 2, (Компоненты и технологии №8'2006)

Проектирование аппаратной части разрабатываемого контроллера осуществляем в соответствии с последовательностью операций.

Пример сквозного проектирования встраиваемой восьмиразрядной микропроцессорной системы на базе ядра семейства PicoBlaze, реализуемой на основе ПЛИС фирмы Xilinx. Часть 1, (Компоненты и технологии №7'2006)

Статья завершает цикл материалов, знакомящих с интегрированной средой разработки и отладки программного обеспечения восьмиразрядных микропроцессорных систем, выполняемых на основе конфигурируемых ядер семейства PicoBlaze [1–7] фирмы Xilinx, pBlaze IDE (Integrated Development Environment) [8–11]. В публикации на конкретном примере показан процесс сквозного проектирования встраиваемой микропроцессорной системы. Данный пример наглядно демонстрирует разработку и отладку программной части в среде pBlaze IDE, а также проектирование аппаратной платформы с помощью САПР серии Xilinx ISE (Integrated Software Environment), включая реализацию и загрузку проекта в кристалл.

Разработка и отладка программного обеспечения встраиваемых восьмиразрядных микропроцессорных систем, реализуемых на основе ПЛИС фирмы Xilinx, в среде pBlaze IDE, (Компоненты и технологии №6'2006)

Данная статья является продолжением цикла публикаций [1–3], знакомящих с pBlaze IDE (Integrated Development Environment) — интегрированной средой разработки и отладки программного обеспечения восьмиразрядных микропроцессорных систем на основе ядер семейства PicoBlaze [4–9]. В предшествующей части этого цикла были приведены общие характеристики, описание пользовательского интерфейса и директив отладочных средств, а также расшифровка кодовых сообщений об ошибках, генерируемых при трансляции исходного текста программ на языке ассемблера. В настоящей статье основное внимание уделяется практической работе с интегрированной средой pBlaze IDE.

Директивы и сообщения об ошибках интегрированной среды разработки и отладки программного обеспечения встраиваемых систем pBlaze IDE, (Компоненты и технологии №5'2006)

Предлагаемая статья продолжает серию публикаций, знакомящих с pBlaze IDE (Integrated Development Environment)— интегрированной средой разработки и отладки программного обеспечения восьмиразрядных микропроцессорных систем на основе конфигурируемых ядер семейства PicoBlaze [1–6] фирмы Xilinx. В предыдущей части цикла были представлены общие характеристики и подробное описание пользовательского интерфейса данных отладочных средств [7, 8]. В настоящей статье основное внимание уделяется описанию директив интегрированной среды pBlaze IDE и сообщений об ошибках, генерируемых при трансляции исходного текста микропроцессорных программ на языке ассемблера.

pBlaze IDE - интегрированная среда разработки и отладки программного обеспечения встраиваемых восьмиразрядных микропроцессорных систем, реализуемых на основе ПЛИС фирмы Xilinx, (Компоненты и технологии №4'2006)

Параметры, представленные на странице JTAG-диалоговой панели настройки интегрированной среды pBlaze IDE, используются для определения конфигурации цепочки периферийного сканирования, в состав которой входит кристалл ПЛИС, предназначенный для реализации разрабатываемой микропроцессорной системы.

Программирование конфигурационной памяти встраиваемой системы, реализуемой на основе микропроцессорного ядра семейства PicoBlaze в ПЛИС фирмы Xilinx, (Компоненты и технологии №2'2006)

В представленной ранее серии публикаций [1, 2], посвященных применению конфигурируемых микропроцессорных ядер фирмы Xilinx [3–7], было дано подробное описание основных этапов разработки встраиваемых систем на основе восьмиразрядных ядер семейства PicoBlaze.

Реализация проекта встраиваемой системы на основе микропроцессорного ядра семейства PicoBlaze, (Компоненты и технологии №1'2006)

Данная статья является продолжением цикла, посвященного применению конфигурируемых микропроцессорных ядер фирмы Xilinx. В предыдущей публикации [1] был представлен процесс создания нового проекта встраиваемой системы на основе ядра семейства PicoBlaze [2–6]. Настоящая статья знакомит с выполнением этапов синтеза, размещения и трассировки сформированного проекта и генерации конфигурационной последовательности ПЛИС в САПР серии Xilinx ISE версии 7.1.

Создание проекта встраиваемой системы на основе микропроцессорного ядра семейства PicoBlaze, (Компоненты и технологии №9'2005)

После нажатия клавиши Далее(Next) на экран выводится очередная диалоговая панель «мастера» New Project Wizard, с помощью которой определяются следующие параметры нового проекта.

Создание проекта встраиваемой системы на основе микропроцессорного ядра семейства PicoBlaze, (Компоненты и технологии №8'2005)

В предыдущей части данного цикла было представлено семейство свободно распространяемых 8-разрядных ядер PicoBlaze [1–6]. После ознакомления с архитектурой, системой команд и ассемблером ядер этого семейства можно приступить к практическому изучению процесса разработки встраиваемых микропроцессорных систем на их основе.

Инструментальный комплект Spartan-3 Starter Kit: разработки ПЛИС семейства FPGA компании Xilinx, (Компоненты и технологии №7'2005)

Для эффективного изучения сквозного проектирования встраиваемых микропроцессорных систем на основе ядер семейств PicoBlaze и MicroBlaze рекомендуется воспользоваться серийно выпускаемыми универсальными инструментальными модулями, выполненными на основе ПЛИС фирмы Xilinx. Использование готовых инструментальных средств позволяет не только ускорить процесс аппаратной реализации, но и избежать ошибок, вносимых при изготовлении печатной платы и монтаже компонентов. Настоящая публикация знакомит с основными характеристиками и структурой аппаратного модуля, выполненного на основе кристалла семейства Spartan-3. Этот модуль поставляется в составе инструментального комплекта Spartan-3 Starter Kit.

Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейств Spartan-3, Virtex-II и Virtex-IIPRO, (Компоненты и технологии №6'2005)

Группа арифметических команд микропроцессорного ядра PicoBlaze, предназначенного для использования в кристаллах семейств Spartan-3, Virtex-II, Virtex-IIPRO и Virtex-4

Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейств Spartan-3, Virtex-II и Virtex-IIPRO, (Компоненты и технологии №5'2005)

В представленных ранее публикациях цикла [1–5], посвященного рассмотрению встраиваемых восьмиразрядных микропроцессорных ядер семейства PicoBlaze™, реализуемых на основе ПЛИС фирмы Xilinx®, были приведены сведения о трех представителях этого семейства. После начала серийного выпуска кристаллов новой серии с архитектурой FPGA (Field Programmable Gate Array) Spartan™-3 [7] фирмой Xilinx была разработана соответствующая версия микропроцессорного ядра PicoBlaze, которая предназначена в первую очередь для применения в проектах, реализуемых на основе ПЛИС этого семейства. Кроме того, новая версия ядра PicoBlaze может успешно использоваться в качестве основы для проектирования «систем-на-кристалле» (System-on-Chip), выполняемых на базе ПЛИС семейств Virtex™-II и Virtex-IIPRO™.

Разработка встраиваемых микропроцессорных систем на основе ядра MicroBlaze, реализуемых в ПЛИС семейств FPGA фирмы Xilinx, с помощью «мастера» Base System Builder Wizard, (Компоненты и технологии №4'2005)

Открывшаяся очередная диалоговая панель мастера Base System Builder Wizard используется для управления процессом создания файла директив компоновщика linker script и тестовой прикладной программы.

Разработка встраиваемых микропроцессорных систем на основе ядра MicroBlaze, реализуемых в ПЛИС семейств FPGA фирмы Xilinx, с помощью «мастера» Base System Builder Wizard, (Компоненты и технологии №3'2005)

В последних версиях САПР Xilinx Embedded System Tools (EST), составляющей основу Xilinx EDK, существенно расширены возможности мастера формирования новых аппаратных платформ Base System Build Wizard (BSB), который позволяет проводить весь процесс разработки нового проекта в интерактивном режиме.

Разработка программного обеспечения микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №2'2005)

Настоящая статья является продолжением цикла публикаций , в котором рассматривается процесс проектирования встраиваемых микропроцессорных систем, реализуемых в ПЛИС семейств FPGA фирмы Xilinx с использованием тридцатидвухразрядного ядра MicroBlaze.

Разработка спецификации программных средств микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №1'2005)

В предыдущей части данного цикла публикаций был подробно представлен процесспроектирования в САПР Xilinx Embedded Development Kit (EDK) аппаратной части встраиваемой микропроцессорной системы на основе 32-разрядного ядра MicroBlaze.

Реализация аппаратной платформы микропроцессорной системы, проектируемой на основе ядра MicroBlaze, в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №9'2004)

В предыдущих номерах журнала были подробно рассмотрены процедуры создания нового проекта микропроцессорной системы на основе 32"разрядного ядра MicroBlaze в САПР Xilinx Embedded Development Kit (EDK) и формирования спецификации аппаратной платформы.

Формирование спецификации аппаратной платформы микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №8'2004)

Вся необходимая информация о подключении портов компонентов, которые не связаны с основными шинами, заносится в таблицу, расположенную в левой части страницы Ports диалоговой панели создания и редактирования спецификации аппаратной платформы.

Формирование спецификации аппаратной платформы микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №7'2004)

В предыдущей публикации цикла был детально рассмотрен процесс создания нового проекта микропроцессорной системы на основе тридцатидвухразрядного ядра MicroBlaze в САПР Xilinx Embedded Development Kit (EDK).

Создание проекта микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №6'2004)

Продолжая цикл публикаций о семействе 32-разрядных микропроцессорных ядер MicroBlaze™, предназначенных для реализации на основе FPGA фирмы Xilinx, переходим к практическому изучению этапов проектирования встраиваемых систем в рамках пакета Xilinx Embedded Development Kit (EDK).

Организация памяти микропроцессорного ядра MicroBlaze, (Компоненты и технологии №5'2004)

В предшествующих публикациях цикла были представлены основные характеристики, особенности архитектуры , система команд семейства 32%разрядных микропроцессорных ядер MicroBlaze, предназначенных для реализации встраиваемых систем на основе ПЛИС серий FPGA фирмы Xilinx, и комплекс средств автоматизированного проектирования Xilinx Embedded Development Kit (EDK).

Embedded Development Kit – система проектирования встраиваемых микропроцессорных систем на основе ПЛИС серий FPGA фирмы Xilinx, (Компоненты и технологии №4'2004)

Эффективное использование ядер MicroBlaze невозможно без комплекса средств автоматизированного проектирования, позволяющего выполнять разработку и отладку не только аппаратной, но и программной части микропроцессорной системы.

Система команд микропроцессорного ядра MicroBlaze, (Компоненты и технологии №3'2004)

Система команд микропроцессорного ядра MicroBlaze содержит инструкции безусловных переходов, использующие как абсолютную, так и относительную адресацию.

Система команд микропроцессорного ядра MicroBlaze, (Компоненты и технологии №2'2004)

Инструкции этой группы предназначены для выполнения операций арифметического или циклического сдвига данных, хранящихся в регистре общего назначения, номер которого указывается в качестве второго параметра команды.

Система команд микропроцессорного ядра MicroBlaze, (Компоненты и технологии №1'2004)

В предыдущей публикации цикла была дана общая характеристика и рассмотрена архитектура семейства микропроцессорных ядер MicroBlaze, которые предназначены для применения в проектах, реализуемых на базе ПЛИС серии FPGA фирмы Xilinx.

MicroBlaze – семейство тридцатидвухразрядных микропроцессорных ядер, реализуемых на основе ПЛИС фирмы Xilinx, (Компоненты и технологии №9'2003)

Семейство восьмиразрядных микропроцессорных ядер PicoBlaze, которое было представлено в первой части цикла публикаций , посвященного рассмотрению встраиваемых микропроцессорных модулей на основе ПЛИС фирмы Xilinx, применяется, как правило, в системах начального и среднего уровней.

Разработка программ на языке ассемблера для семейства микропроцессорных ядер PicoBlaze, (Компоненты и технологии №8'2003)

В предыдущих публикациях данного цикла были рассмотрены архитектура и система команд элементов семейства встраиваемых 8-ми разрядных микропроцессорных ядер PicoBIaze, которые предназначены для использования в проектах, выполняемых на основе ПЛИС фирмы Xilinx.

Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейства CoolRunner-II, (Компоненты и технологии №7'2003)

В предыдущих публикациях данного цикла [1–3] были рассмотрены элементы семейства 8-разрядных микропроцессорных ядер PicoBlaze, предназначенные для использования в проектах, которые выполнются на базе ПЛИС серий FPGA фирмы Xilinx. Несмотря на то, что кристаллы серий CPLD обладают значительно меньшими функциональными возможностями по сравнению с представителями семейств FPGA, некоторые из них могут применятся для реализации встраиваемых микропроцессорных систем. Для этих целей фирма Xilinx предлагает наиболее компактную версию микропроцессорного ядра PicoBlaze, которая предназначена для применения в проектах, реализуемых на основе ПЛИС семейства CoolRunner?II.

Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейства Virtex-II, (Компоненты и технологии №6'2003)

Микропроцессорное ядро PicoBIaze, предназначенное для применения в проектах, реализуемых на основе ПЛИС семейств Virtex-II, отличается от других представителей этого семейства наиболее широкими функциональными возможностями.

Система команд микропроцессорного ядра PicoBlaze, реализуемого на основе ПЛИС семейств Spartan-II, Spartan-IIE, Virtex, Virtex-E, (Компоненты и технологии №5'2003)

Продолжаем ознакомление с микропроцессорным модулем PicoBIaze, предназначенным для применения в проектах, реализуемых на основе ПЛИС семейств Spartan-II, Spartan-IIT, Virtex, Virtex-E.

PicoBlaze — семейство восьмиразрядных микропроцессорных ядер, реализуемых на основе ПЛИС фирмы Xilinx, (Компоненты и технологии №4'2003)

Этой публикацией мы открываем цикл статей, в которых рассматриваются встраиваемые микропроцессорные модули (ядра), предназначенные для применения в составе проектов, реализуемых на основе ПЛИС фирмы Xilinx.

Инструментальный комплект SET-StarterKit для практического освоения методов проектирования цифровых устройств на основе ПЛИС семейств FPGA фирмы Xilinx, (Компоненты и технологии №3'2003)

Продолжая начатое в прошлом номере журнала ознакомление с инструментальными средствами, которые могут использоваться в процессе самстоятельного освоения технологии разработки цифровых устройств на основе ПЛИС фирмы Xilinx® , переходим к рассмотрению модулей, выполненных на основе кристаллов FPGA(Field Programmable Gate Array).

Инструментальный комплект CoolRunner-II Design Kit для практического освоения методов программирования ПЛИС семейств CPLD фирмы Xilinx, (Компоненты и технологии №2'2003)

В настоящей публикации рассматриваются особенности инструментального комплекта CoolRunner-II Design Kit и приводится информация, необходимая в процессе его практического использования.

Новая версия свободно распространяемого пакета проектирования WebPACK ISE фирмы XILINX, (Компоненты и технологии №1'2003)

В предыдущем номере журнала завершено рассмотрение основных этапов процесса проектирования цифровых устройств на основе ПЛИС фирмы Xilinx, выполняемого в рамках пакета САПР WebPACK ISE (Integrated Synthesis Environment).

Оценка потребляемой мощности цифровых устройств, проектируемых на базе ПЛИС фирмы Xilinx в среде САПР WebPACK ISE, (Компоненты и технологии №9'2002)

В ходе разработки устройства часто необходимо также решить еще одну задачу — рассчитать мощность, потребляемую кристаллом, на основе которого реализуется проект.

Временное моделирование цифровых устройств, проектируемых на базе ПЛИС фирмы Xilinx в среде САПР WebPACK ISE, (Компоненты и технологии №8'2002)

Функциональное моделирование устройства на базе ПЛИС фирмы Xilinx® в среде САПР WebPACK™ ISE™, рассмотренное в предыдущей публикации цикла , позволяет выполнить предварительную верификацию проекта.

Функциональное моделирование цифровых устройств, проектируемых на базе ПЛИС фирмы Xilinx в среде САПР WebPACK ISE, (Компоненты и технологии №7'2002)

В предыдущих публикациях цикла подробно рассмотрены основные этапы процесса проектирования цифровых устройств на базе ПЛИС фирмы Xilinx® в среде пакета САПР WebPACK™ ISE™ (Integrated Synthesis Environment), за исключением моделирования.

ModelSim — система моделирования цифровых устройств, (Компоненты и технологии №6'2002)

Одна из характерных тенденций современного этапа развития технологии проектирования цифровых систем — применение языков описания аппаратуры HDL (Hardware Description Language) высокого уровня, среди которых наибольшее распространение получили VHDL и Verilog.

Конфигурирование ПЛИС семейства FPGA фирмы Xilinx в САПР WebPACK ISE, (Компоненты и технологии №5'2002)

При получении приемлемых результатов этапа реализации, рассмотренного в предыдущей статье , перед конфигурированием ПЛИС можно выполнить окончательную верификацию проекта методом временного моделирования, используя средства системы ModelSim XE Starter и программы генерации тестов HDL Bencher.

Реализация проектов на базе ПЛИС FPGA фирмы Xilinx в САПР WebPACK ISE , (Компоненты и технологии №4'2002)

Продолжая изучение процесса проектирования цифровых устройств на базе ПЛИС семейств FPGA [6–8] фирмы Xilinx® в среде WebPACK™ ISE™, переходим к этапу реализации проекта. Пакет WebPACK ISE включает средства, позволяющие выполнять размещение и трассировку проекта как в ручном, так и в автоматическом режиме. В настоящей статье рассматриваются процедуры этапа реализации, выполняемого в автоматическом режиме.

Синтез проектов, реализуемых на базе ПЛИС FPGA фирмы Xilinx, в САПР WebPACK ISE, (Компоненты и технологии №3'2002)

В следующей серии статей был рассмотрен полный цикл разработки цифровых устройств (за искоючением этапов функционального и временного моделирования) в среде САПР WebPACK™ ISE™ (Integrated Synthesis Environment) при использовании ПЛИС CPLD, выпускаемых фирмой Xilinx®.

Программирование ПЛИС семейств CPLD фирмы Xilinx в САПР WebPACK ISE, (Компоненты и технологии №2'2002)

Для окончательной верификации проекта необходимо выполнить полное (временное) моделирование, используя средства системы ModelSim XE Starter™ и программы генерации тестов HDL Bencher.

Синтез, размещение и трассировка проектов, реализуемых на базе ПЛИС CPLD фирмы Xilinx, в САПР WebPACK ISE, (Компоненты и технологии №1'2002)

После этапа создания нового проекта и модулей исходного описания в соответствии с методикой, рассмотренной в , следующий этап процесса разработки цифровых устройств на базе ПЛИС Xilinx® в среде САПР WebPACK™ ISE™ (Integrated Synthesis Environment) — функциональное моделирование.

Схемотехнический редактор пакета WebPACK ISE. Создание принципиальных схем и символов, (Компоненты и технологии №8'2001)

Мы продолжаем публикацию цикла статей [1,2], посвященных рассмотрению методики проектирования цифровых устройств на базе ПЛИС Xilinx в среде САПР WebPACK ISE (Integrated Synthesis Environment). В настоящей статье рассмотрим схемотехнический редактор Engineering Schematic Capture (ECS), который входит в состав указанного пакета. Следует обратить внимание на то, что программные средства WebPACK ISE ориентированы прежде всего на применение языков HDL (Hardware Description Language) для описания проектируемою устройства. Однако схемотехнический редактор ECS целесообразно использовать в случае применения смешанного способа описания разрабатываемого устройства. Мри таком способе функциональные блоки проектируемого устройства описываются на одном из языков HDL, а для верхнего уровня иерархии проекта, где производится их объединение, используется схемотехническая форма описания. Графические символы для представления функциональных блоков и схема верхнего уровня иерархии проекта создаются средствами схемотехнического редактора ECS. Учитывая, что САПР WebPACK ISE укомплектована обширными библиотеками компонентов для всех поддерживаемых пакетом семейств Xilinx [3-6], описание проектируемого устройства может быть целиком выполнено в виде схем, разработанных в среде редактора ECS. Несмотря на то, что схемотехническая форма представления является наиболее привычной для разработчиков, рекомендуется изучить и в дальнейшем использовать один из языков HDL, например VHDL. Этот язык поддерживается большинством САПР, и поэтому разработанный проект легко может быть перенесен из одной системы в другую.

WebPack ISE: интегрированная среда разработки конфигурации и программирования ПЛИС Xilinx, (Компоненты и технологии №7'2001)

Одной из устойчивых тенденций на современном этапе развития цифровой техники является переход от «жесткой логики» к программируемым логическим интегральным схемам (ПЛИС).

WebPack ISE — свободно распространяемый пакет проектирования цифровых устройств на базе ПЛИС фирмы Xilinx, (Компоненты и технологии №6'2001)

Программируемые логические интегральные схемы (ПЛИС) все более широко используются для создания цифровых систем различного назначения. Фирма Xilinx®, являясь ведущим мировым производителем ПЛИС, предоставляет разработчикам широкий спектр кристаллов с различной технологией производства, степенью интеграции, архитектурой, быстродействием, потребляемой мощностью и напряжением питания, выпускаемых в различных типах корпусов и в нескольких вариантах исполнения, включая промышленное, военное и радиационно-стойкое.